-
公开(公告)号：KR1020070064186A
公开(公告)日：2007-06-20
申请号：KR1020050124834
申请日：2005-12-16
Applicant: 전자부품연구원
IPC: H01L27/146
CPC classification number: H01L27/1461 , H01L27/14612 , H04N5/361 , H04N5/3741
Abstract: A CMOS image sensor is provided to obtain an amplified photo current and reduce the time of chare storage. A CMOS image sensor is formed on a first conductive type semiconductor substrate. The CMOS image sensor includes a PMOSFET(P channel MOS Field Effect Transistor) and an output portion. The PMOSFET(210) includes a second conductive type well. The PMOSFET is used for receiving light and transforming the light into an electrical signal. The output portion is used for outputting the electric signal transmitted from the PMOSFET. A gate of the PMOSFET is electrically connected with the second conductive type well.
Abstract translation: 提供CMOS图像传感器以获得放大的光电流并减少chare存储的时间。 CMOS图像传感器形成在第一导电型半导体衬底上。 CMOS图像传感器包括PMOSFET（P沟道MOS场效应晶体管）和输出部分。 PMOSFET（210）包括第二导电型阱。 PMOSFET用于接收光并将光转换成电信号。 输出部分用于输出从PMOSFET传输的电信号。 PMOSFET的栅极与第二导电型阱电连接。
-
公开(公告)号：KR100716800B1
公开(公告)日：2007-05-14
申请号：KR1020050105899
申请日：2005-11-07
Applicant: 전자부품연구원
IPC: A61B5/00
Abstract: 본 발명은 피하지방 두께 측정방법에 관한 것으로, 특히 광을 이용하여 피하지방의 두께를 측정하는 피하지방 두께 측정방법에 있어서, 대상 검수체로 적어도 하나 이상의 근적외선을 조사하는 단계; 상기 조사된 근적외선이 대상 검수체로 흡수된 뒤 반사되어 나오는 광의 세기를 감지하는 단계; 및 상기 감지된 광의 세기로부터 대상 검수체의 피하지방 두께를 측정해내는 단계;를 포함하고, 상기 대상 검수체로 조사되는 근적외선은 900㎚ 내지 1700㎚ 범위 내의 파장을 가진 것을 특징으로 하는 피하지방 두께 측정방법이며, 이와 같이 종래와는 다른 파장대의 근적외선을 이용함으로써, 광의 피부 침투를 더욱 용이하게 하여 피하지방의 두께를 더욱 정확하고 간편하게 측정할 수 있는 효과가 있다.
피하지방, 측정기, 근적외선-
公开(公告)号：KR1020070048867A
公开(公告)日：2007-05-10
申请号：KR1020050105899
申请日：2005-11-07
Applicant: 전자부품연구원
IPC: A61B5/00
Abstract: 본 발명은 피하지방 두께 측정방법에 관한 것으로, 특히 광을 이용하여 피하지방의 두께를 측정하는 피하지방 두께 측정방법에 있어서, 대상 검수체로 적어도 하나 이상의 근적외선을 조사하는 단계; 상기 조사된 근적외선이 대상 검수체로 흡수된 뒤 반사되어 나오는 광의 세기를 감지하는 단계; 및 상기 감지된 광의 세기로부터 대상 검수체의 피하지방 두께를 측정해내는 단계;를 포함하고, 상기 대상 검수체로 조사되는 근적외선은 900㎚ 내지 1700㎚ 범위 내의 파장을 가진 것을 특징으로 하는 피하지방 두께 측정방법이며, 이와 같이 종래와는 다른 파장대의 근적외선을 이용함으로써, 광의 피부 침투를 더욱 용이하게 하여 피하지방의 두께를 더욱 정확하고 간편하게 측정할 수 있는 효과가 있다.
피하지방, 측정기, 근적외선-
公开(公告)号：KR100558527B1
公开(公告)日：2006-03-10
申请号：KR1020030087357
申请日：2003-12-03
Applicant: 전자부품연구원
Inventor： 김훈
IPC: H01L27/146
Abstract: 본 발명은 이미지 센서에 관한 것으로, 보다 자세하게는 다결정 실리콘의 결정립 사이즈를 조절하여 결정립 내부에 캐리어를 트랩시켜 트랜지스터의 문턱전압을 변조하여 광전류를 얻어내는 방법을 이용하여, 적은 빛이 수광되더라도 고효율의 수광능력을 갖는 고감도 이미지 센서 및 그 제조방법에 관한 것이다.
본 발명의 상기 목적은 실리콘 기판의 상부에 실리콘 산화막과 실리콘 박막을 순차적으로 형성시킨 SOI 기판, 상기 SOI 기판의 상부에 형성된 게이트 절연막, 상기 게이트 절연막 상부에 형성된 게이트, 상기 게이트의 하부 양측에 제 2도전형으로 형성된 소오스와 드레인 및 상기 게이트 및 소오스를 연결하는 연결부를 포함하는 것을 특징으로 하는 고감도 이미지 센서에 의해 달성된다.
따라서, 본 발명의 고감도 이미지 센서는 일정한 사이즈의 다결정 실리콘에 빛을 조사하면 광여기된 전자-전공 쌍이 생성되며, 이때 소오스 전극에 일부를 연결하고 바이어스를 걸면 전자는 전극으로 흘러가고 정공은 다결정 실리콘의 각 결정립에 포획된다. 상기 포획된 정공은 각각의 결정립에서 포지티브 전하로써 존재하므로 다결정 실리콘 게이트 아래의 FET 채널의 문턱전압을 포획된 전하의 수만큼 낮추게 되어 신호전하를 유기시켜 광전변환 시킨다. 또한 다결정 실리콘의 결정립 사이즈를 조절하여 결정립 내부에 캐리어를 트랩시켜 광전류를 얻어내는 방법을 이용하여, 적은 빛이 수광되더라도 큰 광전변환 효율을 얻을 수 있다. 또한 SOI 구조의 기판을 사용하여 소자의 직접도를 향상시킬 수 있다.
이미지 센서, CMOS, CCD, 고감도, 결정립, 다결정 실리콘-
公开(公告)号：KR100531243B1
公开(公告)日：2005-11-28
申请号：KR1020030087346
申请日：2003-12-03
Applicant: 전자부품연구원
Inventor： 김훈
IPC: H01L27/146 , B82Y20/00
Abstract: 본 발명은 이미지 센서 단위 화소 내의 효율적인 광여기 전하 발생 및 전달 구조 형성에 관한 것으로, 광검출 트랜지스터에 나노 사이즈의 전자채널을 적어도 두 개 이상 형성하여 각 나노 채널 사이에 형성된 홀포켓(hole pocket)을 이용함으로써 신호 전달 트랜지스터의 효율적인 문턱전압 변조로 광전변환 효율을 높일 수 있는 단위 화소로 이루어진 고감도의 이미지 센서 및 그 제조방법에 관한 것이다.
본 발명의 나노 사이즈의 전자채널을 이용한 고감도 이미지 센서 및 그 제조방법은 Si 기판; 상기 Si 기판에 이온주입 공정으로 P형 도핑된 제 1 도전 영역; 상기 제 1 도전 영역의 표면층 양측에 소정의 간격으로 이격되어 고농도 n형 도핑된 소오스와 드레인 영역; 상기 소오스와 드레인 영역 사이의 채널영역; 상기 채널영역의 타측 양측면 표면층에 소정의 간격으로 이격되고 고농도 n형 도핑되어 형성된 제 2 도전 영역; 상기 채널영역에 형성된 제 2 도전 영역과 채널영역의 중심부 사이에 소정의 간격으로 이격되어 형성되는 적어도 두 개 이상의 나노 전자채널; 및 상기 채널영역 상부에 게이트 절연막을 개재하여 형성되는 고농도 n형 도핑된 게이트로 이루어진 단위 화소를 포함하는 고감도 이미지 센서로서, Si 기판에 포토마스크를 이용하여 나노 전자채널을 형성하는 제 1단계; 상기의 포토마스크를 제거하고 이온주입 공정으로 나노 전자채널을 포함하는 영역에 p형 도핑된 제 1 도전 영역을 형성하는 제 2단계; 상기 제 1 도전 영역 표면층에 소정 간격 이격되도록 고농도 n형의 제 2 도전 영역을 형성하는 제 3단계; 상기 나노 전자채널과 제 2 도전 영역을 모두 포함하도록 게이트 절연막 및 게이트를 형성하는 제 4단계; 이온 주입 공정으로 상기 게이트를 고농도 n형 영역으로 도핑하는 제 5단계; 상기 게이트 양측의 제 1 도전 영역 표면층에 고농도 n형의 소오스와 드레인 영역을 형성하는 제 5단계; 및 상기 소오스, 드레인과 게이트의 콘택을 형성하는 제 6단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 나노 사이즈의 전자채널을 이용한 고감도 이미지 센서 및 그 제조방법은 이격되어 형성된 나노 사이즈의 전자채널 사이에 임의의 도핑과 바이어스에 의해 홀포켓이 형성되도록 하여 빛에 의해 여기된 정공이 축적되기 때문에 광검출 트랜지스터 채널의 전자의 흐름을 증폭시키는 역할을 하므로 적은 양의 빛이 조사되더라도 효율적인 광전변환 특성을 얻을 수 있다. 또한, 빛의 세기가 강해지는 영역에서는 상기 홀포켓의 측면 바이폴라 트랜지스터(Lateral Bipolar Transistor) 효과에 의해 큰 다이나믹 레인지(Dynamic Range)를 확보할 수 있고, 단위 화소의 최소화로 고화소 이미지 센서 어레이를 제조할 수 있다.-
Patent Agency Ranking
公开(公告)号：KR100531241B1
公开(公告)日：2005-11-28
申请号：KR1020030087208
申请日：2003-12-03
Applicant: 전자부품연구원
Inventor： 김훈
IPC: H01L27/146
Abstract: 본 발명은 이미지 센서 단위화소의 구조 및 고효율의 광검출특성에 관한 것으로, 보다 자세하게는 광여기된 소수캐리어를 축적하기 위한 홀포켓을 이용하고, 게이트와 고농도 P형 도핑영역을 연결하여 다른 증폭장치 없이 고감도를 실현할 수 있는 고감도 고화소 이미지 센서 및 그 제조방법에 관한 것이다.
본 발명의 상기 목적은 P형 반도체 기판의 일부영역에 형성된 저농도 N형 도핑영역, 상기 저농도 N형 도핑영역의 일부영역에 형성된 P형 도핑영역, 상기 P형 도핑영역의 일부영역에 고농도 N형 이온주입을 통하여 형성된 다수의 소오스 영역, 상기 P형 도핑영역의 일부영역에 고농도 N형 이온주입을 통하여 형성된 다수의 드레인 영역, 상기 P형 도핑영역의 일부영역에 상기 드레인 영역과 이격되어 고농도 P형 이온주입을 통하여 형성된 고농도 P형 도핑영역, 상기 일부 소오스 영역과 드레인 영역의 사이에 존재하며 외부 빛에 의하여 발생된 캐리어 중 정공이 외부에서 인가된 전계에 의하여 축적되는 홀포켓영역을 포함하는 채널영역, 상기 일부 채널 영역의 상부에 형성된 게이트 절연막, 상기 게이트 절연막 상부에 형성된 게이트 및 상기 게이트와 상기 고농도 P형 도핑영역을 연결하는 연결부를 포함하여 이루어진 고감도 이미지 센서에 의해 달성된다.
따라서, 본 발명의 고감도 이미지 센서의 단위화소내 광검출부는 게이트 하부의 이온주입층 영역에 홀포켓을 형성함으로써 적은 빛이 수광되더라도 광여기된 소수캐리어가 홀포켓에 축적되어 광검출 트랜지스터의 문턱전압을 감소시켜 고감도의 광신호 출력을 얻을 수 있는 충분한 다이나믹 레인지를 확보할 수 있다.
또한, 광검출부가 자체 광신호 출력을 증폭할 수 있어 별도의 증폭소자를 화소내에 형성시키지 않으므로 단위화소의 크기를 대폭 줄일 수 있으며, 통상의 CMOS 공정을 사용하여 구동회로도 하나의 칩에 형성하여 최소사이즈의 이미지센서와 고감도를 실현할 수 있다.
또한, 바디부분의 고농도 n형 도핑영역과 게이트를 연결시켜줌으로써 외부전계의 추가공급없이 셀프 바이어스 효과를 기대할 수 있고, LBT에 의한 증폭으로 별도의 증폭소자를 줄일 수 있으므로 소자의 크기를 줄일 수 있으며, 트랜지스터와 다이오드를 하나의 칩에 형성하여 화소 사이즈를 최소화할 수 있다.-
公开(公告)号：KR1020050054040A
公开(公告)日：2005-06-10
申请号：KR1020030087319
申请日：2003-12-03
Applicant: 전자부품연구원
Inventor： 김훈
IPC: H01L27/146
Abstract: 본 발명은 SOI(Silicon On Insulator, 이하 SOI) 기판 상에 게이트 및 부유 바디(Floating Body)를 형성하고, 이격된 기판상의 포토 다이오드(Photo Diode)에서 빛에 의해 여기된 전자를 게이트에 축적시킴으로써, 채널의 완전 공핍을 유발시킬 뿐만 아니라, FET(Feld Effect transistor, 이하 FET)의 바디 포텐셜(Body Potential)을 광여기 캐리어에 선형적으로 증가시켜 결국, FET의 문턱 전압을 조절하여 광응답을 증대시키고, 하부 기판에 홀을 축적하여 LBT(Lateral Bipolar transistor, 이하 LBT)를 효과적으로 조절하여 채널의 홀의 흐름을 더욱 증가시킴으로써 광전변환 효율의 증가와 동시에 고감도, 고집적 이미지센서에 응용할 수 있는 고감도 이미지센서 및 그 제조방법에 관한 것이다.
본 발명의 고감도 이미지 센서 및 그 제조방법은 SOI 기판 상에 마스크를 이용하여 소정 영역의 실리콘 및 절연막을 식각하여 P 형의 하부 실리콘 기판을 노출시키는 단계; 상기 노출된 P 형 기판에 N 형의 이온을 주입하여 N 형 영역을 형성하여 포토다이오드를 정의하는 단계; 상기 포토다이오드와 이격된 영역의 활성 실리콘 중앙 상부에 게이트 산화막 및 게이트를 형성하는 단계; 상기 활성 실리콘 및 게이트에 N 형의 이온을 주입하여 N 형 게이트, N 형 소오스(Source) 및 N 형 드레인(Drain)을 형성하는 단계; 및 상기 포토다이오드의 N 형과 게이트를 연결하는 연결부를 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 고감도 이미지센서 및 그 제조방법은 SOI 기판을 이용함으로써 암 전류를 낮출 수 있고, 단위 소자의 크기를 줄 일수 있을 뿐만 아니라, 기생적인 부유 캐패시턴스를 줄일 수 있어 고속 동작이 가능하며 빛에 민감하게 반응할 수 있는 효과가 있다.-
公开(公告)号：KR1020050054018A
公开(公告)日：2005-06-10
申请号：KR1020030087293
申请日：2003-12-03
Applicant: 전자부품연구원
Inventor： 김훈
IPC: H01L27/146
Abstract: 본 발명은 SOI(Silicon On Insulator, 이하 SOI) 기판 상에 형성된 게이트 및 LBT(Lateral Bipolar transistor, 이하 LBT) 현상을 효과적으로 조절하여 빛에 의해 여기된 전자(Electron)를 SOIMOSFET(Silicon On Insulator Metal Oxide Semiconductor Field Effect transistor, 이하 SOIMOSFET)의 부유 바디(Floating Body)에 축적되도록 함으로써 FET의 바디 포텐셜(Body Potential)을 광여기 캐리어에 선형적으로 증가시켜 결국, FET의 문턱 전압을 조절하여 광응답을 전류가 증대시킴으로써 광전변환 효율의 증가와 동시에 고감도, 고집적 이미지센서에 응용할 수 있는 단위 화소 구조의 최적화에 관한 것이다.
본 발명의 고감도 이미지센서 및 그 제조방법은 SOI 기판 상에 마스크를 이용하여 소정 영역의 활성 실리콘 및 매몰 산화막을 식각하여 P 형의 하부 실리콘 기판을 노출시키는 단계; 상기 노출된 P 형 기판에 N 형의 이온을 주입하여 N 형 영역을 형성하는 단계; 상기 하부 실리콘 기판을 노출시키는 단계에서 식각되지 않은 활성 실리콘을 패턴하여 십자형 활성 실리콘을 형성하는 단계; 상기 십자형 활성 실리콘의 마주보는 두 영역의 소정 부분에 N 형 이온을 주입하여 N 형 영역을 형성하는 단계; 상기 십자형 활성 실리콘의 상기 N 형 영역이 형성된 영역을 제외한 마주보는 두 영역의 소정 부분에 P 형 이온을 주입하여 P 형 영역을 형성하는 단계; 상기 십자형 활성 실리콘의 상부에 게이트 산화막 및 게이트를 형성하는 단계; 및 상기 십자형 활성 실리콘의 P 형 영역과 상기 포토 다이오드의 N 형 영역을 연결하는 연결부를 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 고감도 이미지센서 및 그 제조방법은 SOI 기판을 이용함으로써 암 전류를 낮출 수 있고, 단위 소자의 크기를 줄 일수 있을 뿐만 아니라, 기생적인 부유 캐패시턴스를 줄일 수 있어 고속 동작이 가능하며 빛에 민감하게 반응할 수 있는 효과가 있다.-
公开(公告)号：KR1020050054014A
公开(公告)日：2005-06-10
申请号：KR1020030087286
申请日：2003-12-03
Applicant: 전자부품연구원
Inventor： 김훈
IPC: H01L27/146
Abstract: 본 발명은 SOI(Silicon On Insulator, 이하 SOI) 기판 상에 형성된 게이트 및 LBT(Lateral Bipolar transistor, 이하 LBT) 현상을 효과적으로 조절하여 빛에 의해 여기된 정공(Hole)을 SOIMOSFET(Silicon On Insulator Metal Oxide Semiconductor Field Effect transistor, 이하 SOIMOSFET)의 부유 바디(Floating Body)에 축적되도록 함으로써 FET의 바디 포텐셜(Body Potential)을 광여기 캐리어에 선형적으로 증가시켜 결국, FET의 문턱 전압을 조절하여 광응답을 전류가 증대시킴으로써 광전변환 효율의 증가와 동시에 고감도, 고집적 이미지센서에 응용할 수 있는 단위 화소 구조의 최적화에 관한 것이다.
본 발명의 고감도 이미지센서 및 그 제조방법은 SOI 기판 상에 마스크를 이용하여 소정 영역의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계; 상기 노출된 N 형 기판에 P 형의 이온을 주입하여 P 형 영역을 형성하는 단계; 상기 하부 실리콘 기판을 노출시키는 단계에서 식각되지 않은 활성 실리콘을 패턴하여 십자형 활성 실리콘을 형성하는 단계; 상기 십자형 활성 실리콘의 마주보는 두 영역의 소정 부분에 P 형 이온을 주입하여 P 형 영역을 형성하는 단계; 상기 십자형 활성 실리콘의 상기 P 형 영역이 형성된 영역을 제외한 마주보는 두 영역의 소정 부분에 N 형 이온을 주입하여 N 형 영역을 형성하는 단계; 상기 십자형 활성 실리콘의 상부에 게이트 산화막 및 게이트를 형성하는 단계; 및 상기 십자형 활성 실리콘의 N 형 영역과 상기 기판의 P 형 영역을 연결하는 연결부를 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 고감도 이미지센서 및 그 제조방법은 SOI 기판을 이용함으로써 암 전류를 낮출 수 있고, 단위 소자의 크기를 줄 일수 있을 뿐만 아니라, 기생적인 부유 캐패시턴스를 줄일 수 있어 고속 동작이 가능하며 빛에 민감하게 반응할 수 있는 효과가 있다.-
公开(公告)号：KR1020050053949A
公开(公告)日：2005-06-10
申请号：KR1020030087208
申请日：2003-12-03
Applicant: 전자부품연구원
Inventor： 김훈
IPC: H01L27/146
Abstract: 본 발명은 이미지 센서 단위화소의 구조 및 고효율의 광검출특성에 관한 것으로, 보다 자세하게는 광여기된 소수캐리어를 축적하기 위한 홀포켓을 이용하고, 게이트와 고농도 P형 도핑영역을 연결하여 다른 증폭장치 없이 고감도를 실현할 수 있는 고감도 고화소 이미지 센서 및 그 제조방법에 관한 것이다.
본 발명의 상기 목적은 P형 반도체 기판의 일부영역에 형성된 저농도 N형 도핑영역, 상기 저농도 N형 도핑영역의 일부영역에 형성된 P형 도핑영역, 상기 P형 도핑영역의 일부영역에 고농도 N형 이온주입을 통하여 형성된 다수의 소오스 영역, 상기 P형 도핑영역의 일부영역에 고농도 N형 이온주입을 통하여 형성된 다수의 드레인 영역, 상기 P형 도핑영역의 일부영역에 상기 드레인 영역과 이격되어 고농도 P형 이온주입을 통하여 형성된 고농도 P형 도핑영역, 상기 일부 소오스 영역과 드레인 영역의 사이에 존재하며 외부 빛에 의하여 발생된 캐리어 중 정공이 외부에서 인가된 전계에 의하여 축적되는 홀포켓영역을 포함하는 채널영역, 상기 일부 채널 영역의 상부에 형성된 게이트 절연막, 상기 게이트 절연막 상부에 형성된 게이트 및 상기 게이트와 상기 고농도 P형 도핑영역을 연결하는 연결부를 포함하여 이루어진 고감도 이미지 센서에 의해 달성된다.
따라서, 본 발명의 고감도 이미지 센서의 단위화소내 광검출부는 게이트 하부의 이온주입층 영역에 홀포켓을 형성함으로써 적은 빛이 수광되더라도 광여기된 소수캐리어가 홀포켓에 축적되어 광검출 트랜지스터의 문턱전압을 감소시켜 고감도의 광신호 출력을 얻을 수 있는 충분한 다이나믹 레인지를 확보할 수 있다.
또한, 광검출부가 자체 광신호 출력을 증폭할 수 있어 별도의 증폭소자를 화소내에 형성시키지 않으므로 단위화소의 크기를 대폭 줄일 수 있으며, 통상의 CMOS 공정을 사용하여 구동회로도 하나의 칩에 형성하여 최소사이즈의 이미지센서와 고감도를 실현할 수 있다.
또한, 바디부분의 고농도 n형 도핑영역과 게이트를 연결시켜줌으로써 외부전계의 추가공급없이 셀프 바이어스 효과를 기대할 수 있고, LBT에 의한 증폭으로 별도의 증폭소자를 줄일 수 있으므로 소자의 크기를 줄일 수 있으며, 트랜지스터와 다이오드를 하나의 칩에 형성하여 화소 사이즈를 최소화할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.026 seconds)
