公开(公告)号：KR100454501B1

公开(公告)日：2004-10-28

申请号：KR1020010085034

申请日：2001-12-26

Applicant: 한국전자통신연구원 ,  브이케이 주식회사

Inventor： 서기범 ,  구본태 ,  박성모 ,  김성민 ,  김익균 ,  김경수

IPC: H04N19/59

CPC classification number: H04N19/423 ,  H04N19/105 ,  H04N19/14 ,  H04N19/42 ,  H04N19/593 ,  H04N19/61 ,  H04N19/63

Abstract: A hardware structure for adaptively prediction coding an image signal using spatial correlation and a method therefor are provided. The prediction coding apparatus has a packet change detection unit which determines whether or not blocks used to determine a prediction direction for a current block for which prediction is currently performed is included in a same packet to which the current block belongs; a prediction reference value providing unit which provides a prediction reference value used in prediction according to the result of determination by the packet change detection unit; and a prediction calculation unit which outputs a predictive coded value or a predictive decoded value using the prediction reference value provided by the prediction reference value providing unit and the DCT component of the current block according to an operation mode. According to the apparatus and method, the size of a prediction apparatus is reduced, and one apparatus is used both in coding and decoding.

Abstract translation: 提供了一种用于使用空间相关性自适应预测编码图像信号的硬件结构及其方法。 预测编码设备具有分组改变检测单元，该分组改变检测单元确定用于确定当前执行预测的当前块的预测方向的块是否被包括在当前块所属的相同分组中; 预测参考值提供单元，其根据分组变化检测单元的确定结果提供预测中使用的预测参考值; 以及预测计算单元，其根据操作模式使用由预测参考值提供单元提供的预测参考值和当前块的DCT分量输出预测编码值或预测解码值。 根据该装置和方法，减小了预测装置的尺寸，并且在编码和解码中都使用了一个装置。

公开(公告)号：KR100277682B1

公开(公告)日：2001-01-15

申请号：KR1019980034556

申请日：1998-08-26

Applicant: 한국전자통신연구원

Inventor： 박성모 ,  차진종 ,  조한진

IPC: H03M13/23

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 줄길이 복호 시스템의 오류 검출 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 최소의 논리게이트를 채용하여, 회로의 구성을 매우 간단하게 하고, 또한 신호 처리 속도를 현저하게 향상시킬 수 있는 줄길이 복호 시스템의 오류 검출 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 외부로부터 블록끝신호를 입력받아 제 1 및 제 2 선택신호를 발생하는 선택신호 발생수단; 상기 제 1 및 제 2 선택신호에 따라, 입력된 런과 접지신호를 선택적으로 전달하는 제 1 및 제 2 선택수단; 상기 제 1 선택수단의 출력신호를 입력받아 기준값을 발생하는 기준값 발생수단; 상기 제 2 선택수단의 출력신호를 누산하는 누산수단; 상기 누산수단의 출력신호를 저장하는 상기 제 2 저장수단; 및 상기 기준값과 상기 제 2 저장수단의 출력신호를 입력받아 복원된 데이터의 오류를 검출하는 오류 검출수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 줄길이 복호 시스템에서 복원된 데이터의 오류 검출에 이용됨.

公开(公告)号：KR100274151B1

公开(公告)日：2000-12-15

申请号：KR1019970059537

申请日：1997-11-12

Applicant: 한국전자통신연구원

Inventor： 차진종 ,  박성모 ,  김경수

IPC: H04N19/93

CPC classification number: G06T9/005

Abstract: PURPOSE: An image data run length decoding apparatus is provided to reduce a gate number and improve a speed characteristic, by outputting a data-existing period and a data-nonexisting period in turn. CONSTITUTION: A run length decoding part(100) parses a run value of image data to generate a run value and outputs an eight-clock period, in which data exists, and an eight-clock period, in which no data exists, in turn. An inverse zig-zag and quantization part(110) makes inverse zig-zag and quantization of data from the run length decoding part(100). An inverse discrete cosine transformation part(120) transforms data from the inverse zig-zag and quantization part(110) two times to output two-dimensional image data.

Abstract translation: 目的：提供一种图像数据游程长度解码装置，通过依次输出数据存在周期和数据非周期来减少门数并提高速度特性。 构成：运行长度解码部分（100）解析图像数据的运行值以产生运行值，并依次输出数据存在的八个时钟周期和不存在数据的八个时钟周期 。 反向锯齿形和量化部分（110）使得来自游程长度解码部分（100）的数据的逆Z字形和量化。 逆离散余弦变换部分（120）将来自逆向之字形和量化部分（110）的数据两次变换以输出二维图像数据。

公开(公告)号：KR100152706B1

公开(公告)日：1998-11-02

申请号：KR1019950052689

申请日：1995-12-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 여순일 ,  신희천 ,  이행우 ,  박성모 ,  곽명신

IPC: H04L12/28

Abstract: 본 발명은 로컬 통신제어 칩에 관한 것으로서, PPM방식의 입력 데이터를 디지털 로직으로 변환하는 프로토콜 디코더와, 출력에 해당하는 신호를 받아서 이들의 폴링 애지에 맞추어 해당 번지와 센서값을 직렬 데이터의 형태로 바꾸어 시스템 중앙처리장치로 보내어 주는 제2래치부와, 시스템 중앙처리장치에서 지정한 번지와 해당번지가 일치하였을 때 시스템 중앙처리장치에서 보내어 준 값들을 출력시키는 출력버퍼로 구성되어 있다.
아울러 이들을 구현하기 위한 제어 카운터와 acount신호와 adstate신호에 의하여 결정이 되는 중앙처리장치로 보내는 신호의 일종인 av(x:1)병렬신호를 만들어주는 카운터로 구성되어 로칼 통신을 수행하고자 하는 시스템을 구성할 수가 있다.

公开(公告)号：KR1019980045893A

公开(公告)日：1998-09-15

申请号：KR1019960064138

申请日：1996-12-11

Applicant: 한국전자통신연구원

Inventor： 박성모 ,  김성민 ,  유하영 ,  차진종 ,  김경수

IPC: G11B20/10

Abstract: 본 발명은 영상 데이터 저장 장치에 관한 것으로, 하나의 메모리 소자를 이용한 어드레스 생성 기법으로 안정된 데이터 복원을 실현할 수 있도록 한 영상 데이터에 저장 장치에 관한 것이다.

公开(公告)号：KR1019980039484A

公开(公告)日：1998-08-17

申请号：KR1019960058508

申请日：1996-11-27

Applicant: 한국전자통신연구원

Inventor： 박성모 ,  김익균 ,  유하영 ,  차진종 ,  김경수

IPC: H03M7/30

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
영상데이터 압축을 위한 줄길이 생성방법.
2. 발명이 해결하려고 하는 기술적 과제
영상 데이터의 압축에 이용되는 줄길이를 생성하는 방법을 제공함.
3. 발명의 해결방법의 요지
임시 저장 레지스터에 값을 셋팅하여 첫 번째 데이터와 나누어 각각의 데이터와 비교하는 단계와, 비교 결과 '0'인 경우에는 런의 값을 증가하고 '0'이 아닌 경우에는 영상데이터를 출력하는 중간 데이터 처리 단계와, 마지막의 데이터가 '1'이면 런 값을 출력하고, '1'이 아니면 상기 임시 저장 레지스터의 마지막 값을 출력하는 단계를 포함함.
4. 발명의 중요한 용도
영상데이터의 압축을 위한 부호화 장치에 이용됨.

公开(公告)号：KR1019980030137A

公开(公告)日：1998-07-25

申请号：KR1019960049511

申请日：1996-10-29

Applicant: 한국전자통신연구원

Inventor： 박성모 ,  유하영 ,  김성민 ,  차진종 ,  김경수

IPC: H04N19/51

Abstract: 본 발명은 영상 데이터 압축 및 복원 장치에서 가변 길이의 복호와 코드 길이 생성 회로에 관한 것으로, 특히 허프만 테이블을 제로 데이터와 처음 1로 시작하는 데이터 그룹으로 나눈 후, 처음에 1로 시작하는 그룹만 하드웨어로 구현하여, 이를 다시 런 길이로 생성하는 가변 복호화 코드 길이 생성 회로에 관한 것이다.

公开(公告)号：KR100120724B1

公开(公告)日：1997-11-04

申请号：KR1019940034158

申请日：1994-12-14

Applicant: 한국전자통신연구원

Inventor： 박성모

IPC: H03K19/00 ,  H03K19/0175

Abstract: 본 발명은 3-상태 출력 버터 회로에 관한 것으로, 커패시터(12)와 N형 트랜지스터(11)를 이용하여 그라운드 바운싱 문제를 개선한 회로에 관한 것이다.
본 발명에 따르면, 출력단(10)에 구동능력이 많이 필요한 회로에서의 문제점으로 데이타의 천이시 전류가 한꺼번에 접지로 많이 흐름으로써 그라운드의 레빌이 흔들려 회로동작이 오동작하는 문제점을 근본적으로 해결할 수 있다.

公开(公告)号：KR100120681B1

公开(公告)日：1997-08-20

申请号：KR1019930029621

申请日：1993-12-24

Applicant: 한국전자통신연구원

Inventor： 박성모

IPC: H01L21/82

公开(公告)号：KR1019970010401B1

公开(公告)日：1997-06-25

申请号：KR1019940036355

申请日：1994-12-23

Applicant: 한국전자통신연구원

Inventor： 신희천 ,  박성모 ,  곽명신

IPC: H04N17/04

Abstract: A circuit for controlling a voltage value is disclosed. The circuit comprises a frist ROM(10) storing a highest channel value of VHF, a lowest channel value of VHF, a highest channel value of VHFH, a lowest channel value of VHFH, a highest channel value of VHFL, a lowest channel value of VHFL, a highest channel value of UHF, and a lowest channel value of UHF; a first latching circuit(20) for reading the highest channel value of VHF, the lowest channel value VHF, the highest value of UHF, and the lowest channel value of UHF from the first ROM(10) to store the read data; a second latching circuit(30) for reading the lowest channel value of VHFL, the lowest channel value of HVFH, the hightest channel value of UHF and the lowest channel value of UHF and for storing the read values; a controller(40), responsive to VHF, UHF, UP, DOWN signals, for selectively providing one channel value of the highest channel value of VHF, the lowest channel value VHF, the highest value of UHF, and the lowest channel value of UHF at stored at the first latching circuit(20); a counter(50), responsive to LOAD, UP, DOWN signals, for counting the output from the controller(40); a comparator(60) for comparing the counted value from the counter(50) to the output from the second latching circuit(30) to provide VHF-OUT, VHFL-OUT, VHFH-OUT signals according to a comparing result; a second ROM(70) for receiving the counted value from the couniter(50) as an address to provide a digital data corresponding to the address; and a digital/analog converter(80) for converting the digital data to an analog voltage signal to provide the converted signal to the output terminal(OUT).

Abstract translation: 公开了一种用于控制电压值的电路。 该电路包括存储VHF的最高信道值，VHF的最低信道值，VHFH的最高信道值，VHFH的最低信道值，VHFL的最高信道值，最低信道值 UHF的最高信道值VHFL和UHF的最低信道值; 用于从第一ROM（10）读取VHF的最高信道值，最低信道值VHF，UHF的最高值和UHF的最低信道值以存储读取的数据的第一锁存电路（20） 用于读取VHFL的最低信道值，HVFH的最低信道值，UHF的最高信道值和UHF的最低信道值并用于存储读取值的第二锁存电路（30） 响应于VHF，UHF，UP，DOWN信号的控制器（40），用于选择性地提供VHF的最高信道值，最低信道值VHF，UHF的最高值和UHF的最低信道值的一个信道值 存储在第一锁存电路（20）处; 响应于LOAD，UP，DOWN信号的计数器（50），用于对来自控制器（40）的输出进行计数; 比较器（60），用于将来自计数器（50）的计数值与来自第二锁存电路（30）的输出进行比较，以根据比较结果提供VHF-OUT，VHFL-OUT，VHFH-OUT信号; 第二ROM（70），用于从所述协调器（50）接收作为地址的计数值，以提供对应于所述地址的数字数据; 以及数字/模拟转换器（80），用于将数字数据转换为模拟电压信号以将转换的信号提供给输出端（OUT）。