-
公开(公告)号：KR1020150069110A
公开(公告)日：2015-06-23
申请号：KR1020130155132
申请日：2013-12-13
Applicant: 한양대학교 산학협력단
IPC: H04N19/593 , H04N19/436 , H04N19/44
CPC classification number: H04N19/593 , H04N19/436 , H04N19/44
Abstract: 인트라예측의의존성에기반하여고속병렬처리하는방법및 이를이용하는비디오복호화장치가개시된다. 인트라예측의의존성에기반한비디오병렬처리방법은픽처를구성하는코딩트리유닛을분할하는적어도하나의코딩유닛중에서인트라코딩된코딩유닛을검출하는단계와, 코딩트리유닛상에서인트라코딩된코딩유닛의위치에기반하여코딩트리유닛에대한인트라예측의실제데이터의존성을결정하는단계와, 실제데이터의존성을이용하여코딩트리유닛에대한병렬처리를수행하는단계를포함한다. 따라서, 인트라예측에있어서코딩트리유닛간의실제데이터의존성을검출하고, 검출된실제데이터의존성만을고려하여비디오를병렬처리할수 있다.
Abstract translation: 本发明公开了一种基于帧内预测的依赖性的高速并行处理方法和使用该方法的视频解码装置。 基于帧内预测的依赖关系的视频并行处理方法包括以下步骤：检测构成图像的编码树单元的至少一个编码单元中的帧内编码单位; 基于编码树单元上的帧内编码单元，确定关于编码树单元的帧内预测的实际数据依赖性; 以及通过使用实际数据依赖性来执行关于编码树单元的并行处理。 因此，可以检测帧内预测中的编码树单位之间的实际数据依赖性，并且基于仅检测到的实际数据相关性来执行视频的并行处理。
-
公开(公告)号：KR101424402B1
公开(公告)日：2014-07-29
申请号：KR1020130093807
申请日：2013-08-07
Applicant: 한양대학교 산학협력단
IPC: H01L21/768 , H01L23/48
CPC classification number: G11C29/42 , G11C5/025 , H01L25/074
Abstract: A semiconductor device includes a semiconductor substrate and a plurality of layers vertically laminated on the semiconductor substrate. Plural bits of an ECC word stored by the semiconductor device are divided to be stored in the layers, and the positions of at least two of the bits in the layers are different from each other. Since the bits of the ECC word are divided to be stored in a 3D stacked semiconductor device, a multi-bit error may be detected and corrected so that reliability of data may be improved.
Abstract translation: 半导体器件包括半导体衬底和垂直层叠在半导体衬底上的多个层。 由半导体器件存储的ECC字的多个比特被划分为存储在层中，并且层中的至少两个位的位置彼此不同。 由于ECC字的位被划分为存储在3D堆叠半导体器件中，所以可以检测和校正多位错误，从而可以提高数据的可靠性。
-
公开(公告)号：KR1020140066498A
公开(公告)日：2014-06-02
申请号：KR1020120133790
申请日：2012-11-23
Applicant: 한양대학교 산학협력단
Abstract: Disclosed is an apparatus for page unit clustering on a multi level cell flash memory, wherein two bits are stored in each cell, an upper bit of the two bits forms a most significant bit (MSB) page, and a lower bit forms a least significant bit (LSB) page. A clustering unit binds a first MSB page and a first LSB page within a first channel to form a first clustering page. An error correction code (ECC) unit applies different error correction codes (ECC) to the first MSB page and the first LSB page. A control unit stores second parity bits exceeding a first spare area excluding a first data area of the first MSB page among first parity bits, which are generated after encoding data in the first MSB page within the first clustering page, in a second spare area excluding a second data area of the first LSB page within the first clustering page. According to the present invention, error imbalance existing between the MSB page and the LSB page can be solved by changing the structure of a clustered page, and the entire reliability of a solid state device (SSD) can be improved by extending the life of the MSB page.
Abstract translation: 公开了一种用于多级单元闪存上的页面单元聚类的装置，其中两个比特存储在每个小区中，两个比特的高位形成最高有效比特（MSB）页，低位形成最低有效位 位（LSB）页。 聚类单元绑定第一信道中的第一MSB页和第一LSB页以形成第一聚类页。 纠错码（ECC）单元对第一MSB页和第一LSB页应用不同的纠错码（ECC）。 控制单元存储超出第一奇偶校验位之外的除第一MSB页的第一数据区之外的第一奇偶校验位，其在第一备用区中的第一MSB页中的数据编码之后生成，排除 所述第一聚集页面中的所述第一LSB页面的第二数据区域。 根据本发明，可以通过改变集群页面的结构来解决MSB页面和LSB页面之间存在的错误不平衡，并且可以通过延长固件设备的寿命来提高固态设备（SSD）的整体可靠性 MSB页面。
-
公开(公告)号：KR1020130102760A
公开(公告)日：2013-09-23
申请号：KR1020120023848
申请日：2012-03-08
Applicant: 한양대학교 산학협력단
CPC classification number: G06F13/1668 , G06F3/064 , G06F3/0679
Abstract: PURPOSE: A flash memory control device for classifying endurance into multiple steps is provided to implement a wear leveling of blocks evenly by storing time information in which a flash memory operates in a busy state and by using endurance information of a block of the flash memory. CONSTITUTION: A flash memory control device for classifying endurance into multiple steps comprises the following steps: a time information storage unit (110) accumulates/stores in order a busy time in which a flash memory (300) operates in a busy state in order to perform a writing or an elimination command by corresponding to blocks of the flash memory; an endurance administration unit (130) classifies endurance of the blocks of the flash memory into multiple steps based on the busy time; and the endurance administration unit determines that a spot, in which a change amount of the busy time accumulated in the time information storage unit is over a critical, is a spot which changes a step of the endurance. [Reference numerals] (110) Time information storage unit; (120) Number information storage unit; (130) Endurance administration unit; (200) Host; (300) Flash memory
Abstract translation: 目的：提供一种用于将耐久性分为多个步骤的闪存控制装置，通过存储闪存在繁忙状态下操作的时间信息并通过使用闪存的块的耐久性信息来均匀地实现块的磨损均衡。 构成：用于将耐久性分为多个步骤的闪速存储器控制装置包括以下步骤：时间信息存储单元（110）按照忙碌时间顺序累积/存储闪存（300）在繁忙状态下操作的繁忙时间，以便 通过对应于闪速存储器的块来执行写入或消除命令; 耐力管理单元（130）基于忙时间将闪存的块的耐久性分为多个步骤; 并且耐力管理单元确定在时间信息存储单元中累积的繁忙时间的变化量超过临界值的点是改变耐力步骤的点。 （附图标记）（110）时间信息存储单元; （120）号码信息存储单元; （130）耐力管理单位; （200）主持人 （300）闪存
-
公开(公告)号：KR1020120121675A
公开(公告)日：2012-11-06
申请号：KR1020110039615
申请日：2011-04-27
Applicant: 한양대학교 산학협력단
IPC: G06F12/02
Abstract: PURPOSE: A flash memory management device based on writing data pattern recognition and a method thereof are provided to improve the reliability and durability of a NAND flash memory by storing the least number of zero bits in a page. CONSTITUTION: A data analyzing unit(120) analyzes a bit storage pattern stored in cells of a flash memory. A data matching unit(130) matches an alternative pattern corresponding to the bit storage pattern according to the analysis result. A storage unit(150) stores the alternative pattern corresponding to the bit storage pattern as a table type or a function type for the bit storage pattern. The data matching unit matches the alternative pattern with the bit storage pattern. [Reference numerals] (110) Data input unit; (120) Data analyzing unit; (130) Data matching unit; (140) Memory access unit; (150) Storage unit; (AA) Flash memory management unit
Abstract translation: 目的：提供一种基于写入数据模式识别的闪速存储器管理装置及其方法，通过将最少数量的零位存储在页面中来提高NAND闪存的可靠性和耐久性。 构成：数据分析单元（120）分析存储在闪速存储器的单元中的位存储模式。 数据匹配单元（130）根据分析结果匹配与位存储模式相对应的替代模式。 存储单元（150）将对应于比特存储模式的替代模式存储为比特存储模式的表类型或功能类型。 数据匹配单元将替代模式与位存储模式相匹配。 （附图标记）（110）数据输入单元; （120）数据分析单元; （130）数据匹配单元; （140）存储器存取单元; （150）存储单元; （AA）闪存管理单元
-
Patent Agency Ranking56.发明公开복호화시 병렬처리가 가능한 영상 부호화 장치 및 방법, 그리고 병렬처리가 가능한 영상 복호화 장치 및 방법 有权用于编码解码并行处理的图像的装置和方法和装置以及用于解码并行处理的图像的方法
公开(公告)号：KR1020100138425A
公开(公告)日：2010-12-31
申请号：KR1020090056962
申请日：2009-06-25
Applicant: 한양대학교 산학협력단
IPC: H04N7/24
CPC classification number: H04N19/436 , H04N7/24 , H04N19/13 , H04N19/176 , H04N2007/243
Abstract: PURPOSE: An apparatus and a method for encoding an image capable of parallel processing in decoding and an apparatus and a method for decoding an image capable of parallel processing are provided to decode compression data belonging to each data group by entropy decoders in parallel. CONSTITUTION: A macro block encoder(210) performs integer conversion and quantization of macro blocks configuring the original image frame to output quantization coefficient data. An entropy encoder(220) performs entropy encoding of the quantization coefficient data to output compression data. A data length calculator(240) generates data groups made of continuous compression data and calculates the length of the data group. A bit stream generator(230) generates an encoded bit stream from the compression data and includes the length of the data group in a header of the bit stream.
Abstract translation: 目的：提供一种用于对能够进行解码的并行处理的图像进行编码的装置和方法以及并行处理的图像的解码装置和方法，并行地对熵解码器对属于各数据组的压缩数据进行解码。 构成：宏块编码器（210）对配置原始图像帧的宏块执行整数转换和量化，以输出量化系数数据。 熵编码器（220）执行量化系数数据的熵编码以输出压缩数据。 数据长度计算器（240）生成由连续压缩数据构成的数据组，并计算数据组的长度。 比特流生成器（230）从压缩数据生成编码比特流，并且包括比特流的报头中的数据组的长度。
-
57.发明公开
公开(公告)号：KR1020100040559A
公开(公告)日：2010-04-20
申请号：KR1020080099739
申请日：2008-10-10
Applicant: 한양대학교 산학협력단
Abstract: PURPOSE: A flash memory management method and an apparatus for reducing merge operation in a flash translation layer are provided to improve the performance of a flash memory by delaying the mergence between a data block area and a log block area. CONSTITUTION: A flash memory(130) includes a data block area(132), a log block area(136), and a free block area(134). An event for deleting or updating data stored in the flash memory is generated. If available free space is not in the log block area and log block optimization is required, a flash translation layer(100) calculates log block invalidation operation time and merge operation time. If the log block invalidation operation time is smaller than the merge operation time, the flash translation layer performs log block invalidation.
Abstract translation: 目的：提供一种用于减少闪存转换层中的合并操作的闪速存储器管理方法和装置，以通过延迟数据块区域和对数块区域之间的合并来提高闪速存储器的性能。 构成：闪速存储器（130）包括数据块区域（132），日志块区域（136）和空闲块区域（134）。 生成用于删除或更新存储在闪速存储器中的数据的事件。 如果可用可用空间不在日志块区域中，并且需要日志块优化，则闪存转换层（100）计算日志块无效操作时间和合并操作时间。 如果日志块无效操作时间小于合并操作时间，则闪存转换层执行日志块无效。
-
公开(公告)号：KR100947745B1
公开(公告)日：2010-03-17
申请号：KR1020080017259
申请日：2008-02-26
Applicant: 한양대학교 산학협력단
IPC: G06F12/02
Abstract: 본 발명은 디램으로의 접근 요청을 재정렬하는 요청 재정렬 장치 및 그 방법에 관한 것으로, 접근 요청을 수신하면 재정렬 대기큐에 푸시(push)하고 상기 재정렬 대기큐를 재정렬하는 요청 대기부; 및 상기 요청 대기부에서 재정렬한 접근 요청을 수신하여 디램에 접근하는 디램(DRAM) 제어부를 포함한다.
디램(DRAM), 요청, 재정렬, 대기큐-
公开(公告)号：KR100931474B1
公开(公告)日：2009-12-11
申请号：KR1020080017261
申请日：2008-02-26
Applicant: 한양대학교 산학협력단
IPC: H04L12/861 , H04L12/771
Abstract: 본 발명은 가상채널 라우팅 장치 및 방법에 관한 것으로서, 헤드 오브 라인 블록킹이 발생한 경우에도 데이터 패킷을 원활히 전달할 수 있는 가상채널 라우팅 장치 및 방법에 관한 것이다.
본 발명에 따른 가상채널 라우팅 장치는 입력되는 데이터 패킷들을 순차적으로 저장하는 가상 채널 큐와, 가상 채널 큐상의 데이터 패킷들의 어드레스를 저장하는 어드레스 레지스터와, 저장된 어드레스를 이용하여 가상 채널 큐에 저장된 데이터 패킷에 랜덤 접근하도록 어드레스 레지스터를 제어하는 제어부를 포함한다.
라우터, 헤드 오브 라인 블록킹(Head of Line Blocking)Abstract translation: 提供了一种用于虚拟信道路由的装置和方法，即使在发生线头阻塞时也可平滑地路由数据分组。 虚拟信道队列（120）连续存储输入的数据分组。 地址寄存器（130）存储虚拟信道队列中的数据分组的地址。 控制器（200）控制地址寄存器以通过使用存储的地址随机访问存储在虚拟通道队列中的数据包。 虚拟通道队列根据控制器的控制输出基于FIFO的数据包。 虚拟通道队列根据控制器输出基于随机访问的随机数据包。
-
公开(公告)号：KR100914860B1
公开(公告)日：2009-09-02
申请号：KR1020070056867
申请日：2007-06-11
Applicant: 한양대학교 산학협력단
Abstract: 본 발명은 디지털방송 수신 장치의 고속 프로그램 전환 시스템 및 방법에 관한 것으로서, 프로그램 전환시 프로그램 정보의 수신 및 처리 과정과 초기화 프레임의 수신 과정에 걸리는 시간을 줄이는 것을 목적으로 한다. 이와 관련해 본 발명에 따른 디지털 방송 수신 장치는 고속 프로그램 전환 장치를 구비하며, 상기 고속 프로그램 전환 장치는 전환 예상 프로그램의 목록을 생성하는 프로그램 목록 획득부와, 상기 생성된 전환 예상 프로그램 목록에 포함된 프로그램의 관련 정보를 수신하고 분석하는 프로그램 정보 분석부와, 상기 프로그램 정보 분석부의 분석 결과를 이용하여 상기 전환 예상 프로그램에 대한 키프레임을 제공하는 키프레임 제공부를 포함한다.
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.032 seconds)
