公开(公告)号：WO2017084110A1

公开(公告)日：2017-05-26

申请号：PCT/CN2015/095418

申请日：2015-11-24

Applicant: 深圳市华星光电技术有限公司 ,  武汉华星光电技术有限公司

Inventor： 胡国仁

IPC: G02F1/13 ,  H01L21/77

CPC classification number: H01L27/1218 ,  G02F1/133305 ,  G02F1/1362 ,  G02F2201/07 ,  H01L27/1288 ,  H01L27/3272 ,  H01L51/52 ,  H01L2227/323 ,  H01L2251/5338

Abstract: 一种薄膜晶体管阵列面板及其制作方法。薄膜晶体管阵列面板包括：柔性基板（101）、缓冲层（102）、显示器件层（103）。缓冲层（102）设置在柔性基板（101）上，缓冲层（102）上设置有应力减缓部，应力减缓部用于减缓柔性基板（101）的应力；显示器件层（103）设置在缓冲层（102）上，可以有效降低柔性基板（101）的应力，避免柔性基板（101）的应力过大。

公开(公告)号：WO2017049805A1

公开(公告)日：2017-03-30

申请号：PCT/CN2015/100329

申请日：2015-12-31

Applicant: 武汉华星光电技术有限公司

Inventor： 马月

IPC: H01L21/77 ,  H01L27/12 ,  G02F1/1362

CPC classification number: G02F1/1368 ,  G02F1/133345 ,  G02F1/133514 ,  G02F1/136286 ,  G02F2001/133357 ,  G02F2201/07 ,  G02F2201/121 ,  G02F2201/123 ,  G02F2202/10 ,  H01L21/77 ,  H01L27/12

Abstract: 一种阵列基板（100），该阵列基板（100）包括基板（11）、依次形成在基板（11）上的缓冲层（12）、半导体层（13）、栅绝缘层（14）、栅金属层（15）、平坦层（17）、源漏金属层（16）、间绝缘层（18）、公共电极层（19）、钝化层（20）以及像素电极层（21），该阵列基板（100）还包括形成于该公共电极层（19）的公共信号调节结构，该公共信号调节结构与该公共电极层（19）一并作为公共电极传输公共信号，以降低公共信号传输过程中的阻抗，使得公共信号分布均匀。以及该阵列基板（100）的制造方法和包括该阵列基板（100）的显示装置。

公开(公告)号：WO2011085675A8

公开(公告)日：2011-09-29

申请号：PCT/CN2011070177

申请日：2011-01-11

Applicant: DELTA ELECTRONICS INC ,  CHEN JAU-SHIU ,  LIANG RONG-CHANG ,  TSAI MING-WEI

Inventor： CHEN JAU-SHIU ,  LIANG RONG-CHANG ,  TSAI MING-WEI

IPC: G02F1/167

CPC classification number: G02F1/167 ,  G02F2201/07 ,  G02F2202/10

Abstract: An electrophoretic display device comprises a plurality of pixels, each pixel has a cell area containing a plurality of charged pigment particles (43) dispersed between two opposite electrodes (411, 421), and a semiconducting passivation layer (45) is provided on one or both of the two opposite electrodes (411, 421). The semiconducting passivation layer can be made of MOx/y, MSx/y, or MNx/y where M is a metal or semiconductor such as Al, Sn, Zn, Si, Ge, Ni, Ti, or Cd; x is a positive integer; and y is independently a non-zero positive integer. The semiconducting passivation layer may have a doped Si, ZnOx/y, ZnSx/y, CdSx/y and TiOx/y or a III-V type semiconducting material. The semiconducting passivation layer can be doped with a dopant which can be an n-type donor or a p-type acceptor, the n-type donor is N, P, As or F; and the p-type acceptor is B, Al, Ga, In, Be, Mg or Ca.

Abstract translation: 电泳显示装置包括多个像素，每个像素具有包含分散在两个相对电极（411,421）之间的多个带电颜料粒子（43）的单元区域，并且半导体钝化层（45）设置在一个或两个相对电极 两个相对电极（411,421）两者。 半导体钝化层可由MOx / y，MSx / y或MNx / y制成，其中M是金属或半导体，例如Al，Sn，Zn，Si，Ge，Ni，Ti或Cd; x是正整数; y独立地为非零正整数。 半导体钝化层可具有掺杂的Si，ZnOx / y，ZnSx / y，CdSx / y和TiOx / y或III-V型半导体材料。 半导体钝化层可以掺杂有可以是n型施主或p型受主的掺杂剂，n型施主是N，P，As或F; 并且p型受体是B，Al，Ga，In，Be，Mg或Ca.

公开(公告)号：WO2009037849A1

公开(公告)日：2009-03-26

申请号：PCT/JP2008/002589

申请日：2008-09-19

Applicant: アンリツ株式会社 ,  河野健治 ,  川面英司 ,  佐藤勇治 ,  名波雅也 ,  内田靖二 ,  五十嵐信弘 ,  中平徹 ,  松本聡

Inventor： 河野健治 ,  川面英司 ,  佐藤勇治 ,  名波雅也 ,  内田靖二 ,  五十嵐信弘 ,  中平徹 ,  松本聡

IPC: G02F1/035

CPC classification number: G02F1/2255 ,  G02F2201/07 ,  G02F2201/12 ,  G02F2203/21

Abstract: 　電気光学効果を有する基板１と、基板に形成された２本の光導波路３ａ、３ｂと、基板の上に形成されたバッファ層２と、該バッファ層の上方に配置された中心導体４ａと接地導体４ｂ、４ｃからなる進行波電極４と、進行波電極を伝搬する高周波電気信号の電界強度が強い領域における基板の少なくとも一部を掘り下げることにより形成した凹部９ａ～９ｃにより構成されるリッジ部とを具備し、該リッジ部は中心導体が上方に形成された中心導体用リッジ部８ａと、接地導体が上方に形成された接地導体用リッジ部８ｂからなり、中心導体用リッジ部に２本の光導波路のうちの１本が形成されている光変調器において、２本の光導波路の中間に設けた中心線に対して凹部が実質的に対称な配置であり、かつ進行波電極は中心導体の中心線に対して実質的に対称な構造である。

Abstract translation: 光调制器设置有具有电光效应的基板（1） 形成在基板上的两个光波导（3a，3b） 形成在所述基板上的缓冲层（2） 由布置在缓冲层上的中心导体（4a）和接地导体（4b，4c）组成的行波电极（4）; 以及由沿着行波电极的高频电信号的高电场强度的区域中切割基板的至少一部分而形成的凹部（9a-9c）的隆起部，其中，所述脊部 由形成有中心导体的中心导体脊部分（8a）和形成有接地导体的接地导体脊部（8b）组成，并且两个光波导中的一个形成在中心导体脊部 。 在光调制器中，凹部被布置为相对于设置在两个光波导之间的中间处的中心线基本对称，并且行波电极被构造为相对于中心导体的中心线基本对称 。

公开(公告)号：WO02057840A1

公开(公告)日：2002-07-25

申请号：PCT/JP2001/010399

申请日：2001-11-28

IPC: G02B6/12 ,  G02F1/03 ,  G02F1/035

CPC classification number: G02F1/0322 ,  G02F1/035 ,  G02F1/0356 ,  G02F2201/07 ,  G02F2201/16 ,  G02F2203/21 ,  G02F2203/50

Abstract: A first film (8) is formed between a substrate (1) constituting an optical waveguide device (10) and a signal electrode (3) and ground electrodes (5), (6). A second film (9) is formed between the substrate (1) and a signal electrode (4) and ground electrodes (6), (7). The substrate (1), an optical waveguide (2), the signal electrode (3), the ground electrodes (5), (6) and the first film (8) constitute an optical phase modulator (10A). The substrate (1), the optical waveguide (2), the signal electrode (4), the ground electrodes (6), (7) and the second film (9) constitute an optical intensity modulator (10B). The optical waveguide element (10) is constituted by integrating the optical phase modulator(10A) and the optical intensity modulator (10B).

Abstract translation: 在构成光波导器件（10）的基板（1）和信号电极（3）与接地电极（5），（6）之间形成第一膜（8）。 在基板（1）和信号电极（4）和接地电极（6），（7）之间形成第二薄膜（9）。 基板（1），光波导（2），信号电极（3），接地电极（5），（6）和第一膜（8）构成光相位调制器（10A）。 基板（1），光波导（2），信号电极（4），接地电极（6），（7）和第二膜（9）构成光强度调制器（10B）。 光波导元件（10）由光相位调制器（10A）和光强度调制器（10B）进行积分而构成。

公开(公告)号：KR1020070111580A

公开(公告)日：2007-11-22

申请号：KR1020060044525

申请日：2006-05-18

Applicant: 엘지디스플레이 주식회사

Inventor： 송무형 ,  홍성진

IPC: G02F1/136

CPC classification number: G02F1/136286 ,  G02F2201/07 ,  H01L27/124 ,  H01L27/1244

Abstract: An array substrate for an LCD(Liquid Crystal Display) and a manufacturing method thereof are provided to prevent breaking of a data line using first and second topology difference buffering units, thereby lowering an error rate of an LC panel. A gate line(202) and a data line(220) are crossed on a substrate to define a pixel area. A switching device is configured at an intersection between the gate line and the data line. A pixel electrode(226) is configured in the pixel area. First and second topology difference buffering units(206,208) are configured in both sides of the gate line at a position crossing with the data line, and buffer a topology difference by the side of the gate line.

Abstract translation: 提供了一种用于LCD（液晶显示器）的阵列基板及其制造方法，以防止使用第一和第二拓扑差异缓冲单元破坏数据线，从而降低了LC面板的错误率。 栅极线（202）和数据线（220）在衬底上交叉以限定像素区域。 开关器件配置在栅极线与数据线之间的交点处。 像素电极（226）被构造在像素区域中。 第一和第二拓扑差分缓冲单元（206,208）配置在与数据线交叉的位置处的栅极线的两侧，并且缓冲由栅极线侧面的拓扑差异。

公开(公告)号：KR1020030063284A

公开(公告)日：2003-07-28

申请号：KR1020030044155

申请日：2003-07-01

Applicant: 샤프 가부시키가이샤

Inventor： 코쿠라마사후미 ,  카타오카요시하루 ,  시마다타카유키

IPC: G02F1/1333

CPC classification number: G02F1/13439 ,  G02F1/136286 ,  G02F2001/13629 ,  G02F2001/136295 ,  G02F2201/07 ,  G02F2202/28 ,  G02F2203/02 ,  H01L27/12 ,  H01L27/124 ,  Y10T428/10 ,  Y10T428/1059 ,  Y10T428/1064 ,  Y10T428/1086 ,  Y10T428/1095 ,  Y10T428/31678

Abstract: TFT(43)를 절연 기판(42)상에 형성하고 이 TFT(43)를 피복하기 위하여 층간 절연막인 감광성 수지(44) 막을 형성한다. 산재된 원형 차광부가 제공된 제1 포토마스크 및 제2 포토마스크를 이용하여 2회 노출을 실시하여 감광성 수지(44) 및 TFT(43) 이외의 영역에 있는 매끄러운 오목부 및 볼록부에 접촉공(66)을 형성한다. 또한 감광성 수지(44)상에 MoN 막(45) 및 반사 전극(46)을 연속해서 적층한다. MoN 막(45)중의 N
2 함량을 총 5원자% 내지 30 원자%로 만들어서 MoN 막(45)이 감광성 수지(44)에 대하여 강한 접착력을 수득할 수 있고 에칭 속도 감소를 방지할 수 있다.

Abstract translation: 在绝缘基板上形成薄膜晶体管（TFT），并且形成作为层间绝缘膜的感光树脂膜以覆盖TFT。 在感光性树脂中形成接触孔，在树脂的上表面设置平滑的凹凸部。 包括氮化钼（MoN）和反射像素电极膜的膜依次层压在光敏树脂上。 MoN膜中的氮含量可以在5原子％和30原子％之间，包括端值。

公开(公告)号：KR1020010040173A

公开(公告)日：2001-05-15

申请号：KR1020000062922

申请日：2000-10-25

Applicant: 샤프 가부시키가이샤

Inventor： 코쿠라마사후미 ,  카타오카요시하루 ,  시마다타카유키

IPC: G02F1/00

CPC classification number: G02F1/13439 ,  G02F1/136286 ,  G02F2001/13629 ,  G02F2001/136295 ,  G02F2201/07 ,  G02F2202/28 ,  G02F2203/02 ,  H01L27/12 ,  H01L27/124 ,  Y10T428/10 ,  Y10T428/1059 ,  Y10T428/1064 ,  Y10T428/1086 ,  Y10T428/1095 ,  Y10T428/31678

Abstract: PURPOSE: A wiring board is provided to improve an adhesion property with an insulating film in a metal film formed on the insulating film. CONSTITUTION: A TFT(43) is formed on the insulating substrate(42), and a film of the photosensitive resin(44) which covers a TFT is formed. Two times of exposure are performed by the first and second photomasks in which circular light shielding parts waste distributed, a contact hole(66) is formed in the photosensitive resin(44), and a smooth ruggedness is formed in the area other than the TFT(43). Furthermore, a MoN film(45) and a reflector electrode(46) are sequentially laminated on the photosensitive resin(44). In this case, a high adhesion strength of the MoN layer(45) to the photosensitive resin can be obtained by setting the N2 content in the MoN film(45) from 5 atomic % to 30 atomic %, and the degradation of the etching rate can be suppressed.

Abstract translation: 目的：提供一种布线板，以提高在绝缘膜上形成的金属膜中的绝缘膜的粘附性。 构成：在绝缘基板（42）上形成TFT（43），形成覆盖TFT的感光性树脂（44）的膜。 通过第一和第二光掩模进行两次曝光，其中圆形遮光部分废弃分布，在感光性树脂（44）中形成接触孔（66），并且在TFT以外的区域中形成平滑的凹凸 （43）。 此外，将MoN膜（45）和反射器电极（46）依次层压在感光性树脂（44）上。 在这种情况下，通过将MoN膜（45）中的N 2含量从5原子％设定为30原子％，可以获得MoN层（45）对感光性树脂的高粘合强度，并且蚀刻速度的劣化 可以抑制。

公开(公告)号：TWI350419B

公开(公告)日：2011-10-11

申请号：TW095148662

申请日：2006-12-22

Applicant: 樂金顯示科技股份有限公司

Inventor： 宋武炯 ,  洪性珍

IPC: G02F

CPC classification number: G02F1/136286 ,  G02F2201/07 ,  H01L27/124 ,  H01L27/1244

Abstract: 一種液晶顯示裝置之陣列基板，包含有：位於基板上的閘極線和資料線，閘極線與資料線交叉以定義畫素區域；位於閘極線與資料線之間的絕緣層；與閘極線與資料線之交叉處相鄰的開關元件；連接開關元件的畫素電極，畫素電極位於畫素區域內；以及第一緩衝圖案，其位於其中一條閘極線或資料線之第一側且與之位於同一層，並與另一條閘極線或資料線重疊。

Abstract in simplified Chinese: 一种液晶显示设备之数组基板，包含有：位于基板上的闸极线和数据线，闸极线与数据线交叉以定义像素区域；位于闸极线与数据线之间的绝缘层；与闸极线与数据线之交叉处相邻的开关组件；连接开关组件的像素电极，像素电极位于像素区域内；以及第一缓冲图案，其位于其中一条闸极线或数据线之第一侧且与之位于同一层，并与另一条闸极线或数据线重叠。

公开(公告)号：WO2017020579A1

公开(公告)日：2017-02-09

申请号：PCT/CN2016/074220

申请日：2016-02-22

Applicant: BOE TECHNOLOGY GROUP CO., LTD. ,  BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.

Inventor： GUO, Jian

IPC: H01L21/77 ,  H01L27/12 ,  G02F1/136

CPC classification number: G02F1/133351 ,  G02F1/136 ,  G02F1/1362 ,  G02F2201/07 ,  G03F7/40 ,  H01L21/78 ,  H01L27/1218 ,  H01L2021/775

Abstract: The present application discloses a mother substrate comprising a first region comprising a plurality of display substrate units; and a second region; the first region comprises a buffer layer on and in contact with a base substrate, the second region comprises a mat layer on and in contact with the base substrate for reducing segment difference between the first region and the second region.

Abstract translation: 本申请公开了一种母基板，其包括包括多个显示基板单元的第一区域; 和第二区域; 所述第一区域包括与基底基板接触的缓冲层，所述第二区域包括与所述基底基板接触并与基底基板接触的垫层，用于减小所述第一区域和所述第二区域之间的段差。