公开(公告)号：JP2009182332A

公开(公告)日：2009-08-13

申请号：JP2009019608

申请日：2009-01-30

Applicant: Asm Internatl Nv ,  エーエスエム インターナショナル エヌ.ヴェー.Asm International N.V.

Inventor： DE RIDDER CHRISTIANUS GERARDUS ,  GARSSEN ADRIAAN

IPC: H01L21/683 ,  H01L21/205 ,  H01L21/31

CPC classification number: H01L21/67303 ,  H01L21/67309

Abstract: PROBLEM TO BE SOLVED: To provide a wafer port which holds wafers during processing so that the wafers are arranged at intervals in the vertical direction. SOLUTION: The wafer port, which holds wafers during processing so that the wafers are arranged at intervals in the vertical direction, includes a plurality of holding positions separated in the vertical direction to receive and hold the wafer substantially horizontally. The holding position can be accessed from the front of the wafer port, thereby, the wafer can be inserted and removed. At least one holding position includes a backward supporter to engage with the backward portion of the wafer and two side supporters to engage with side portions opposite to each other. The backward supporters are located at position lower than the two side supporters to correct at least partially the state where the front portion of the wafer inserted near the front of the wafer port is hung due to its gravity. COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 要解决的问题：提供在处理期间保持晶片的晶片端口，使得晶片在垂直方向上间隔布置。 解决方案：在处理期间保持晶片以使得晶片在垂直方向上间隔布置的晶片端口包括在垂直方向上分离的多个保持位置，以基本上水平地接收和保持晶片。 可以从晶片端口的前面接近保持位置，从而可以插入和移除晶片。 至少一个保持位置包括与晶片的向后部分接合的向后支撑件和两个侧支撑件以与彼此相对的侧部部分接合。 向后的支撑件位于比两个侧支撑件更低的位置，以至少部分地校正由于其重力而将晶片端口的前部附近插入的晶片的前部部分挂起的状态。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP2009108402A

公开(公告)日：2009-05-21

申请号：JP2008191700

申请日：2008-07-25

Applicant: Asm Internatl Nv ,  エーエスエム インターナショナル エヌ.ヴェー.Asm International N.V.

Inventor： PIERREUX DIETER ,  JONGBLOED BERT ,  ZAGWIJN PETER

IPC: C23C16/40 ,  H01L21/283 ,  H01L21/285 ,  H01L21/31 ,  H01L21/316

CPC classification number: H01L21/31645 ,  C23C16/45529 ,  C23C16/45546 ,  C23C16/45553 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/3142 ,  H01L21/31616 ,  H01L21/31641

Abstract: PROBLEM TO BE SOLVED: To provide a method for depositing a plurality of layers of different materials in a sequential process within a deposition chamber.
SOLUTION: A substrate is provided in a deposition chamber. A plurality of cycles of a first atomic layer deposition (ALD) process is sequentially conducted to deposit a layer of a first material on the substrate in the deposition chamber. These first cycles include pulsing a cyclopentadienyl metal precursor. A plurality of cycles of a second ALD process is sequentially conducted to deposit a layer of a second material on the layer of the first material in the deposition chamber. The second material comprises a metal different from the metal in the cyclopentadienyl metal precursor.
COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 要解决的问题：提供一种在沉积室内以顺序工艺沉积多层不同材料的方法。 解决方案：在沉积室中设置衬底。 依次进行第一原子层沉积（ALD）工艺的多个循环以在沉积室中的衬底上沉积第一材料层。 这些第一循环包括脉冲环戊二烯基金属前体。 依次进行第二ALD工艺的多个循环以在沉积室中的第一材料层上沉积第二材料层。 第二种材料包括与环戊二烯基金属前体中的金属不同的金属。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP2008300845A

公开(公告)日：2008-12-11

申请号：JP2008143534

申请日：2008-05-30

Applicant: Asm Internatl Nv ,  アーセーエム インターナショナル エン.フェー.ASM International N.V.

Inventor： HEKMA WIERDA JAN DIRK ,  COENEN MARC ,  JONGE JEROEN DE ,  KORSTEN FREDERICUS J A

IPC: H01L21/02

CPC classification number: H01L21/67161

Abstract: PROBLEM TO BE SOLVED: To provide a system and method for efficiently executing the installation procedure of a semiconductor manufacturing apparatus.
SOLUTION: The system and the method for installing the semiconductor manufacturing apparatus include several modules, each of which is provided with a plurality of module supporting feet at a bottom side. The system and the method include a supporting point reduction frame having an upper side and a bottom side, the frame at the upper side is provided with a plurality of first supporting points, and each foot of the module of the semiconductor manufacturing apparatus corresponds with a first supporting point. The supporting point reduction frame at the bottom side is provided with a plurality of second supporting points, and the total number of the module supporting feet exceeds the number of second supporting points. The stiffness of the supporting point reduction frame is such that, during transportation, deviations in the relative positions of the modules mounted on the supporting point reduction frame remain within specified transportation limits.
COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于有效执行半导体制造装置的安装步骤的系统和方法。 解决方案：用于安装半导体制造装置的系统和方法包括几个模块，每个模块在底侧设置有多个模块支撑脚。 该系统和方法包括具有上侧和底侧的支点减少框架，上侧的框架设置有多个第一支撑点，并且半导体制造装置的模块的每个脚对应于 第一个支持点。 在底侧的支点减少框架设置有多个第二支撑点，并且模块支撑脚的总数超过第二支撑点的数量。 支撑点减少框架的刚度使得在运输期间，安装在支撑点减少框架上的模块的相对位置的偏差保持在规定的运输限度内。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP2005129929A

公开(公告)日：2005-05-19

申请号：JP2004302644

申请日：2004-10-18

Applicant: Asm Internatl Nv ,  エーエスエム インターナショナル エヌ.ヴェー.Asm International N.V.

Inventor： TIMMERMANS ERIC A H ,  TEEPEN MAARTEN J ,  MUCCIATO RAFFAELE ,  WILHELM RUDI

IPC: C23C16/34 ,  C23C16/44 ,  H01L21/314 ,  H01L21/318

CPC classification number: H01L21/3185 ,  C23C16/345 ,  C23C16/4404 ,  C23C16/4405

Abstract: PROBLEM TO BE SOLVED: To provide a method for reducing a drop in deposition speed after the cleaning of a reaction chamber.
SOLUTION: A method for obtaining a stable and high deposition speed in a reaction chamber is provided after the cleaning of the reaction chamber. The method includes steps of cleaning the chamber, precoating the inner surface of the reaction chamber with inorganic compositions, and then depositing an organic layer on a workpiece using the precoated chamber.
COPYRIGHT: (C)2005,JPO&NCIPI

Abstract translation: 要解决的问题：提供一种在清洁反应室之后降低沉积速度下降的方法。 解决方案：在反应室的清洁之后提供在反应室中获得稳定和高沉积速度的方法。 该方法包括以下步骤：清洁室，用无机组合物涂覆反应室的内表面，然后使用预涂室在工件上沉积有机层。 版权所有（C）2005，JPO＆NCIPI

公开(公告)号：JP2004534150A

公开(公告)日：2004-11-11

申请号：JP2003510476

申请日：2002-06-28

Applicant: エーエスエム インターナショナル エヌ.ヴェー.Asm International N.V.

Inventor： マルコ イー． クッコネン ,  ジャン ヴォン ツヴェイーベルゲーコー ,  スヴェン リンドルス

IPC: C23C16/44 ,  C23C16/448 ,  F16L23/10

CPC classification number: C23C16/4409 ,  C23C16/4481 ,  F16L23/10

Abstract: 本発明は、金属容器（３０、４０）を備える原料化学物質容器アセンブリ（２５）に関する。 この金属容器は、真空チャンバとして働き、金属シール（５０）で金属容器（３０、４０）を密封する取外し可能な閉鎖部（４０）を備える。 容器アセンブリ（２５）の容易な再充填を助長するため、圧縮力がテンションチェーン（５２〜５８）を通して金属シール（５０）に加えられる。 本発明の好ましい一実施形態では、金属シール（５０）およびテンションチェーン（５２〜５８）は、金属容器（３０、４０）の周縁に沿って設けられる。 アセンブリ（２５）は、原料化学物質を中に入れた内側容器（８０）を備えることができる。

公开(公告)号：JP2004525510A

公开(公告)日：2004-08-19

申请号：JP2002566544

申请日：2001-12-05

Applicant: エーエスエム インターナショナル エヌ.ヴェー.Asm International N.V.

Inventor： キ−ブム キム ,  ペッカ ジェイ． ソイニネン ,  イボ ラアイマケルス

IPC: C23C16/20 ,  C23C16/34 ,  H01L21/28 ,  H01L21/285 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/52 ,  H01L23/532

CPC classification number: H01L21/76846 ,  H01L21/28562 ,  H01L21/76855 ,  H01L21/76856 ,  H01L21/76858 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本発明は、銅配線をもつ半導体デバイスの商品化を促進することができる、半導体デバイスの製造方法を提供する。 金属配線ラインの形成工程において、トレンチまたはバイアホール上の拡散バリアとして、ＴｉＮ薄膜32とＡｌ中間層34の両者が使用される。 その形成法は、ＴｉＮ薄膜32上にＡｌ薄膜34を成長させ、次にトレンチを銅40で充填する。 ＡｌがＴｉＮ層32に拡散し、酸素または窒素と反応することにより、粒界が効果的にスタッフされるので、銅の拡散が効果的に阻止される。
【選択図】図５

公开(公告)号：JP2004119957A

公开(公告)日：2004-04-15

申请号：JP2003071685

申请日：2003-03-17

Applicant: Asm Internatl Nv ,  エーエスエム インターナショナル エヌ.ヴェー.Asm International N.V.

Inventor： OOSTERLAKEN THEODORUS GERARDUS ,  HUUSEN FRANK ,  LANDSMEER TIMOTHY ROBERT ,  TERHORST HERBERT

IPC: F27D3/12 ,  H01L21/00 ,  H01L21/22 ,  H01L21/683 ,  H01L21/68

CPC classification number: H01L21/67103

Abstract: PROBLEM TO BE SOLVED: To provide a heat insulating wafer-boat support pedestal which is not bulky and capable of being used at ultra-high temperatures in a vertical furnace, for example, at 1,000°C or higher. SOLUTION: The pedestal 100 for use in a high-temperature vertical furnace for processing semiconductor wafers is provided with a closure and heat insulating materials for the lower end of the furnace, and is a wafer boat support. The pedestal 100 comprising quartz-enveloped heat insulating materials (130, 132), supports a wafer boat at a boat support level 113, and is provided with an upper section 102 disposed above the boat support level 113. The upper section 102 comprises an enveloped heat insulating material 130. The envelope of the upper section 102 is also formed of quartz, and the insulating material 130 in the upper section 102 has thermal conductivity lower than that of the insulating material 132 in a lower quartz-enveloped section 104. COPYRIGHT: (C)2004,JPO

公开(公告)号：JP2004080018A

公开(公告)日：2004-03-11

申请号：JP2003275882

申请日：2003-07-17

Applicant: Asm Internatl Nv ,  エーエスエム インターナショナル エヌ.ヴェー.Asm International N.V.

Inventor： OOSTERLAKEN THEODORUS GERARDUS

IPC: H01L21/683 ,  C30B25/12 ,  C30B31/14 ,  H01L21/00 ,  H01L21/205 ,  H01L21/22 ,  H01L21/324 ,  H01L21/673 ,  H01L21/68

CPC classification number: H01L21/67309 ,  C30B25/12 ,  C30B31/14 ,  H01L21/67109 ,  H01L21/67346

Abstract: PROBLEM TO BE SOLVED: To provide a method for treatment of a substrate in which no scratch is made on a surface of the substrate when it is heat-treated while an inner region thereof is still supported. SOLUTION: A substrate holder 15 for a vertical furnace is configured to support a substrate 10 in a slot at inner portions of the substrate, rather than solely at the edges. The substrate holder allows sufficient clearance above substantially the entire top surface of the substrate that a substrate deflection or bow, induced by thermal stresses during loading and unloading of the substrate holder into and out of the furnace, can be accommodated without the substrate touching a support member 30 of the substrate holder, for a given amount of free space in a wafer slot, in the relationship with maximum loading and/or unloading temperatures for avoiding scratching. Consequently, the scratching of the substrate is prevented under the given loading/unloading temperatures. COPYRIGHT: (C)2004,JPO

公开(公告)号：JP5934200B2

公开(公告)日：2016-06-15

申请号：JP2013518297

申请日：2011-07-06

Applicant: エーエスエム インターナショナル エヌ. ヴェー. ,  ASM International N.V.

Inventor： フランネマン,アーンスト ヘンドリク アウヒュスト ,  クズネツォフ,フェラディミル

IPC: H01L21/31 ,  C23C16/455 ,  C23C16/44 ,  B65G49/07 ,  H01L21/677

CPC classification number: C23C16/455 ,  B65G51/02 ,  B65G51/03 ,  C23C16/4412 ,  C23C16/45551 ,  C23C16/45557 ,  C23C16/54 ,  H01L21/67784

公开(公告)号：JP2015061947A

公开(公告)日：2015-04-02

申请号：JP2014203157

申请日：2014-10-01

Applicant: エーエスエム インターナショナル エヌ.ヴェー. ,  ASM INTERNATIONAL N.V.

Inventor： ブロムベルク トム イー. ,  トワ エヴァ イー. ,  フッガレ ロベルト ,  マエス ヤン ウィレム ,  マッカウトサン ヴラジーミル ,  ピエルー ディーター

IPC: C23C16/34 ,  C23C16/40 ,  H01L21/28 ,  H01L21/285 ,  H01L29/423 ,  H01L29/49 ,  H01L21/8246 ,  H01L27/105 ,  H01L21/8242 ,  H01L27/108 ,  H01L21/822 ,  H01L27/04 ,  C23C16/02

CPC classification number: C23C16/34 ,  C23C16/36 ,  C23C16/409 ,  C23C16/45531

Abstract: 【課題】金属−絶縁体−半導体(MIS)及び金属−絶縁体−金属(MIM)構造の絶縁体に用いられるSrTixOy,BaTixOy,SrxBa(1−x)TiyOz及びSrBixTayOzのようなhigh−k膜の表面に窒化チタン等の上部電極をCVD法で安定して堆積する方法の提供。 【解決手段】反応チャンバ内にhigh−k層を有する基板を提供し、フッ素を含む化学物質を反応チャンバに気相状態で提供して、フッ素を含む前記化学物質をhigh−k層と反応させ、フッ素及びhigh−k材料からの金属を含むパッシベーション層をhigh−k層に亘って形成する工程と、前記パッシベーション層上に電極を堆積する方法。パッシベーション層は、反応しやすい誘電体層を保護することができ、それにより、パッシベーション層に塩素、臭素又はヨウ素を含む前駆体を用いて堆積が可能となる。 【選択図】図5

Abstract translation: 要解决的问题：提供一种用于在用于绝缘体的高k膜例如SrTixOy，BaTixOy，SrxBa（1-x）TiyOz和SrBixTayOz的表面上稳定地积聚由氮化钛等制成的上电极的方法。 通过CVD方法利用金属 - 绝缘体 - 半导体（MIS）和金属 - 绝缘体 - 金属（MIM）结构。解决方案：在一个过程中，在反应室中提供具有高k层的衬底，并且化学 在气相状态下将物质提供到反应室中。 含氟的化合物与高k层反应，并且在高k层上形成含有氟金属和高k材料的钝化层。 电极沉积在钝化层上。 钝化层可以保护敏感的介电层，从而可以在钝化层上使用含有氯，溴和碘的前体进行沉积。