眼睛张开度测量电路、接收器及测量眼睛张开度的方法

    公开(公告)号:CN110505027B

    公开(公告)日:2022-03-04

    申请号:CN201910376532.8

    申请日:2019-05-07

    Abstract: 本申请提供了眼睛张开度测量电路、包括其的接收器、测量眼睛张开度的方法。接收器包括采样器,该采样器基于采样时钟对与数据的第一逻辑值对应的第一电压电平和与所述数据的第二逻辑值对应的第二电压电平进行采样。均衡器接收并调整第一电压电平和第二电压电平。时钟和数据恢复电路基于来自均衡器的第一电压电平和第二电压电平来恢复采样时钟。眼睛张开度测量电路:(1)根据第一电压电平中的大于第一参考电压电平的上电压电平,以第一步长单位跟踪第一西格玛电平,(2)根据第二电压电平中的小于第二参考电压电平的下电压电平,以第二步长单位跟踪第二西格玛电平,(3)计算第一西格玛电平和第二西格玛电平之间的差。

    垂直非易失性存储器装置及三维半导体存储器装置

    公开(公告)号:CN106981491B

    公开(公告)日:2022-01-11

    申请号:CN201710033439.8

    申请日:2017-01-18

    Abstract: 公开了一种三维半导体存储器装置和垂直非易失性存储器装置,所述三维半导体存储器装置包括:基底,包括单元阵列区域和连接区域;电极结构,包括交替地且竖直地堆叠在基底上的第一电极和第二电极,并且在连接区域上具有阶梯状结构。第一电极和第二电极中的每个可以包括:电极部分,设置在单元阵列区域上,以沿第一方向延伸,并且在垂直于第一方向的第二方向上彼此间隔开;电极连接部分,设置在连接区域上,以沿第二方向延伸并且使电极部分彼此水平地连接;突出,在连接区域上设置为从电极连接部分沿第一方向延伸,并且在第二方向上彼此间隔开。

    半导体器件
    63.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN113745231A

    公开(公告)日:2021-12-03

    申请号:CN202110584684.4

    申请日:2021-05-27

    Abstract: 一种半导体器件包括:图案结构;在图案结构上的堆叠结构,该堆叠结构包括栅极和层间绝缘层;以及穿透堆叠结构并接触图案结构的垂直结构。图案结构包括顺序堆叠的下图案层、中间图案层和上图案层,垂直结构包括穿透上图案层和中间图案层并延伸到下图案层中的垂直存储结构,中间图案层包括第一部分、从第一部分延伸并具有减小的厚度的第二部分、以及第三部分,该第三部分从第一部分延伸,具有增加的厚度并接触垂直存储结构。中间图案层的第二部分具有侧表面,该侧表面在形成从第一部分的上表面弯曲的表面的同时降低,并接触上图案层。

    报头处理设备、处理器和装置

    公开(公告)号:CN107645487B

    公开(公告)日:2021-07-30

    申请号:CN201710109990.6

    申请日:2017-02-27

    Abstract: 一种报头处理设备包括错误检测器、控制器和重分配器。错误检测器检测分组中的报头中的错误,并输出报头错误检测结果。控制器基于与报头的类型相对应的信息和报头错误检测结果从报头中选择第一信息和第二信息。重分配器合并第一信息和第二信息并且产生具有与所述报头的格式不同的公共格式的报头。

    包括垂直存储器件的集成电路器件

    公开(公告)号:CN109285839A

    公开(公告)日:2019-01-29

    申请号:CN201810515712.5

    申请日:2018-05-25

    Inventor: 郑煐陈 李俊熙

    Abstract: 提供了一种集成电路器件,其包括:在衬底上在垂直方向上彼此重叠的多个字线、在衬底的一区域上在垂直方向上延伸穿过所述多个字线的多个沟道结构、在所述多个沟道结构上的多个位线接触垫、以及多个位线,其中所述多个位线包括在所述区域的中央区中以第一节距布置并彼此平行延伸的多个第一位线、以及在所述区域的边缘区中以第二节距布置的多个第二位线,第二节距不同于第一节距。

    半导体存储器装置及其制造方法

    公开(公告)号:CN105047668B

    公开(公告)日:2018-12-11

    申请号:CN201510219952.7

    申请日:2015-04-30

    Inventor: 李俊熙 朴镇泽

    Abstract: 本发明提供了半导体存储器装置及其制造方法。一种半导体存储器装置包括堆叠栅极结构,其沿着与衬底水平的第一方向彼此间隔开。堆叠栅极结构中的每一个包括交替和重复地堆叠在衬底上的绝缘层和栅电极。垂直沟道结构穿透堆叠栅极结构。源极插线设置在堆叠栅极结构之间。源极插线与衬底接触并且沿着与第一方向交叉的第二方向延伸。与源极插线接触的衬底包括沿着第二方向形成的多个突出区。突出区中的每一个具有第一宽度,并且突出区以大于第一宽度的第一距离彼此间隔开。

    制造存储器装置的方法以及制造电子装置的方法

    公开(公告)号:CN105280560A

    公开(公告)日:2016-01-27

    申请号:CN201510276296.4

    申请日:2015-05-26

    Abstract: 提供了一种制造存储器装置的方法以及制造电子装置的方法,所述制造存储器装置的方法包括:设置基底;在单元区域中形成沿垂直于基底的上表面的方向延伸的通道、交替地堆叠在基底上以邻近于通道的多个栅电极层和多个绝缘层;在设置在单元区域的外围的外围电路区域处的基底上形成多个电路元件;以及在位于单元区域和外围电路区域中的基底上形成层间绝缘层,层间绝缘层包括覆盖所述多个电路元件和所述多个栅电极层的至少一部分的第一(底)层间绝缘层以及设置在第一层间绝缘层上的第二(顶)层间绝缘层。

    半导体存储器装置及其制造方法

    公开(公告)号:CN105047668A

    公开(公告)日:2015-11-11

    申请号:CN201510219952.7

    申请日:2015-04-30

    Inventor: 李俊熙 朴镇泽

    Abstract: 本发明提供了半导体存储器装置及其制造方法。一种半导体存储器装置包括堆叠栅极结构,其沿着与衬底水平的第一方向彼此间隔开。堆叠栅极结构中的每一个包括交替和重复地堆叠在衬底上的绝缘层和栅电极。垂直沟道结构穿透堆叠栅极结构。源极插线设置在堆叠栅极结构之间。源极插线与衬底接触并且沿着与第一方向交叉的第二方向延伸。与源极插线接触的衬底包括沿着第二方向形成的多个突出区。突出区中的每一个具有第一宽度,并且突出区以大于第一宽度的第一距离彼此间隔开。

Patent Agency Ranking