公开(公告)号：CN104781907A

公开(公告)日：2015-07-15

申请号：CN201480002997.2

申请日：2014-09-04

Applicant: 住友电气工业株式会社

Inventor： 木山诚 ,  石桥惠二 ,  八乡昭广 ,  松本直树 ,  中西文毅

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/329 ,  H01L27/12 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/2003 ,  H01L21/187 ,  H01L21/76254 ,  H01L27/12 ,  H01L29/475 ,  H01L29/66212 ,  H01L29/872

Abstract: 具有75mm或更大直径的III族氮化物复合衬底(1)包括彼此结合的具有0.1mm或更大且1mm或更小的厚度ts的支撑衬底(11)和具有比厚度ts薄的、0.01mm或更大且0.25mm或更小的厚度tf的III族氮化物膜(13)。通过从III族氮化物膜(13)的热膨胀系数αf中减去支撑衬底(11)的热膨胀系数αs确定的热膨胀系数之差Δα的绝对值|Δα|是2.2×10-6K-1或更小。支撑衬底(11)的杨氏模量Es和厚度ts、III族氮化物膜(13)的杨氏模量Ef和厚度tf，以及热膨胀系数之差Δα满足通过以下关系：ts2/tf≥6Ef·|Δα|/Es。因此，提供具有大厚度且高晶体质量的III族氮化物膜的低成本、大直径和低变形的III族氮化物复合衬底和由该III族氮化物复合衬底制成的III族氮化物半导体器件。

公开(公告)号：CN102203936B

公开(公告)日：2014-03-12

申请号：CN201080003115.6

申请日：2010-07-09

Applicant: 住友电气工业株式会社 ,  住友电工光电子器件创新株式会社

Inventor： 冈田政也 ,  木山诚 ,  八重樫诚司 ,  中田健

IPC: H01L21/8232 ,  H01L21/28 ,  H01L21/338 ,  H01L21/76 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/095 ,  H01L29/12 ,  H01L29/47 ,  H01L29/778 ,  H01L29/78 ,  H01L29/80 ,  H01L29/812 ,  H01L29/872

CPC classification number: H01L29/8725 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/0727 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/7786 ,  H01L29/7788 ,  H01L29/7789 ,  H01L29/8128 ,  H01L29/872

Abstract: 本发明提供了一种半导体器件，该半导体器件包括对抗浪涌电压等的旁路保护单元，实现了良好的耐压特性和低的导通电阻(低导通状态电压)，具有简单结构并且用于大电流目的。在本发明中，半导体器件包括：n+型GaN衬底1，其具有与支撑衬底欧姆接触的GaN层；FET，其在第一区域R1中具有n-型GaN漂移层2；以及SBD，其具有第二区域R2中的阳极电极，阳极电极与n-型GaN漂移层2形成肖特基接触。FET和SBD并联布置。FET的漏电极D和SBD的阴极电极C形成在n+型GaN衬底1的背面上。

公开(公告)号：CN103620750A

公开(公告)日：2014-03-05

申请号：CN201180071482.4

申请日：2011-06-08

Applicant: 住友电气工业株式会社

Inventor： 斋藤雄 ,  冈田政也 ,  上野昌紀 ,  木山诚

IPC: H01L21/338 ,  H01L21/336 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/66431 ,  H01L29/0623 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/7788 ,  H01L29/7789 ,  H01L29/8128

Abstract: 本发明提供一种可稳定地获得低导通电阻同时实现高纵向击穿电压的半导体装置，和一种用于生产所述半导体装置的方法。所述半导体装置是以基于GaN的堆叠层形式形成的，包括n型漂移层(4)、p型层(6)和n型顶层(8)。所述半导体装置包括再生长层(27)，其被形成以便覆盖所述基于GaN的堆叠层的暴露于开口(28)的一部分，所述再生长层(27)包括通道。所述通道是在电子漂移层与电子供应层之间的界面处形成的二维电子气。当假定所述电子漂移层(22)具有厚度d时，所述p型层(6)具有在d到10d范围内的厚度，并且形成浓度从所述p型层中的p型杂质浓度降低的分级p型杂质层(7)，以便从所述p型层与所述n型顶层之间的界面延伸到所述n型顶层内部。

公开(公告)号：CN103329276A

公开(公告)日：2013-09-25

申请号：CN201180065914.0

申请日：2011-08-24

Applicant: 住友电气工业株式会社

Inventor： 斋藤雄 ,  冈田政也 ,  上野昌纪 ,  木山诚

IPC: H01L29/80 ,  H01L21/20 ,  H01L21/205 ,  H01L21/331 ,  H01L21/336 ,  H01L21/338 ,  H01L29/12 ,  H01L29/737 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/2003 ,  H01L29/66462 ,  H01L29/7371 ,  H01L29/7788 ,  H01L29/7789

Abstract: 异质结场效应晶体管(1)的制造方法具备如下工序：在支撑基板(10)上外延生长漂移层(20a)的工序；使用氢气作为载气，在1000℃以上的温度下，在漂移层(20a)上外延生长作为p型半导体层的电流阻挡层(20b)的工序；以及使用从由氮气、氩气、氦气及氖气构成的群中选择的至少一种气体作为载气，在电流阻挡层(20b)上外延生长接触层(20c)的工序。由此，抑制了电流阻挡层(20b)的受主浓度不足，因此能够降低漏极泄漏电流，能够抑制夹断特性的下降。

公开(公告)号：CN103189993A

公开(公告)日：2013-07-03

申请号：CN201180052308.5

申请日：2011-10-05

Applicant: 住友电气工业株式会社

Inventor： 冈田政也 ,  木山诚 ,  斋藤雄 ,  八重樫诚司 ,  横山满德 ,  井上和孝

IPC: H01L29/80 ,  H01L21/28 ,  H01L21/336 ,  H01L21/338 ,  H01L29/41 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/7827 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/66666 ,  H01L29/7788 ,  H01L29/7789

Abstract: 本发明的目的是提高具有开口并且在开口中设置有由二维电子气形成的沟道的垂直型半导体器件的耐压特性。该垂直型半导体器件设置有具有开口（28）的GaN基堆叠层（15），并且GaN基堆叠层（15）设置有n型GaN基漂移层（4）/p型GaN基势垒层（6）/n型GaN基接触层（7），并且该垂直型半导体器件设置有：以覆盖开口方式的再生长层（27），其包含电子漂移层（22）和电子供应层（26）；源电极（S）；和位于再生长层上的栅电极（G）。栅电极（G）覆盖具有与p型GaN基势垒层的厚度范围对应的长度的部分，并且终止在壁表面上离开再生长层的底部的位置处。

公开(公告)号：CN103180935A

公开(公告)日：2013-06-26

申请号：CN201180051185.3

申请日：2011-11-22

Applicant: 住友电气工业株式会社

Inventor： 木山诚 ,  松原秀树 ,  冈久拓司

IPC: H01L21/338 ,  C23C16/34 ,  H01L21/205 ,  H01L29/778 ,  H01L29/812

CPC classification number: H01L29/2003 ,  C30B29/406 ,  H01L21/02389 ,  H01L21/0254 ,  H01L21/02579 ,  H01L21/02581 ,  H01L21/0262 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/812

Abstract: 本复合GaN衬底（1）包括：导电GaN衬底（10），其具有小于1Ωcm的电阻率；和半绝缘GaN层（20），其设置在导电GaN衬底（10）上，具有1×104Ωcm或更大的电阻率，且具有5μm或更大的厚度。该III族氮化物半导体器件（2）包括：上述复合GaN衬底（1）；和至少一个III族氮化物半导体层（30），其设置在复合GaN衬底（1）的半绝缘GaN层（20）上。由此获得具有改进特性和合理成本的复合GaN衬底（1）和半导体器件（2）。

公开(公告)号：CN103155156A

公开(公告)日：2013-06-12

申请号：CN201180049540.3

申请日：2011-07-06

Applicant: 住友电气工业株式会社

Inventor： 木山诚 ,  斋藤雄 ,  冈田政也 ,  上野昌纪 ,  八重樫诚司 ,  井上和孝 ,  横山满德

IPC: H01L29/80 ,  H01L21/336 ,  H01L21/338 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/778 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7788 ,  H01L29/7789

Abstract: 本发明提供一种垂直半导体器件，在该垂直半导体器件中，通过固定p型GaN势垒层的电势，肯定可以稳定地提高夹断特性和击穿电压特性。半导体器件包括：具有开口28的GaN基叠层15；再生长层27，其包括定位为覆盖开口的壁表面的沟道；与源电极S欧姆接触的n+型源层8；p型GaN势垒层6；和位于p型GaN势垒层6与n+型源层8之间的p+型GaN基补充层7。p+型GaN基补充层7和n+型源层8形成隧道结以将p型GaN势垒6的电势固定在源电势。

公开(公告)号：CN1969380B

公开(公告)日：2012-08-22

申请号：CN200680000315.X

申请日：2006-03-06

Applicant: 住友电气工业株式会社

Inventor： 田边达也 ,  三浦广平 ,  木山诚 ,  樱田隆

IPC: H01L21/338 ,  H01L29/778 ,  H01L21/205 ,  H01L29/812

CPC classification number: H01L29/7787 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/0254 ,  H01L29/2003

Abstract: 提供一种III族氮化物半导体器件，其中可以减小来自肖特基电极的漏电流。在高电子迁移率晶体管11中，支撑衬底13由AlN、AlGaN或GaN构成，具体地。AlyGa1-yN外延层15具有用于150秒或以下的(0002)面XRD的半幅全宽。在氮化镓支撑衬底13和AlyGa1-yN外延层(0＜Y≤1)之间设置GaN外延层17。在AlyGa1-yN外延层15上设置肖特基电极19。肖特基电极19构成高电子迁移率晶体管11的栅电极。在氮化镓外延层15上设置源电极21。在氮化镓外延层15上设置漏电极23。

公开(公告)号：CN102203936A

公开(公告)日：2011-09-28

申请号：CN201080003115.6

申请日：2010-07-09

Applicant: 住友电气工业株式会社 ,  住友电工光电子器件创新株式会社

Inventor： 冈田政也 ,  木山诚 ,  八重樫诚司 ,  中田健

IPC: H01L21/8232 ,  H01L21/28 ,  H01L21/338 ,  H01L21/76 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/095 ,  H01L29/12 ,  H01L29/47 ,  H01L29/778 ,  H01L29/78 ,  H01L29/80 ,  H01L29/812 ,  H01L29/872

CPC classification number: H01L29/8725 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/0727 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/7786 ,  H01L29/7788 ,  H01L29/7789 ,  H01L29/8128 ,  H01L29/872

Abstract: 本发明提供了一种半导体器件，该半导体器件包括对抗浪涌电压等的旁路保护单元，实现了良好的耐压特性和低的导通电阻(低导通状态电压)，具有简单结构并且用于大电流目的。在本发明中，半导体器件包括：n+型GaN衬底1，其具有与支撑衬底欧姆接触的GaN层；FET，其在第一区域R1中具有n-型GaN漂移层2；以及SBD，其具有第二区域R2中的阳极电极，阳极电极与n-型GaN漂移层2形成肖特基接触。FET和SBD并联布置。FET的漏电极D和SBD的阴极电极C形成在n+型GaN衬底1的背面上。

公开(公告)号：CN102187433A

公开(公告)日：2011-09-14

申请号：CN200980141759.9

申请日：2009-10-20

Applicant: 住友电气工业株式会社

Inventor： 盐见弘 ,  住吉和英 ,  斋藤雄 ,  木山诚

IPC: H01L21/205 ,  H01L21/336 ,  H01L29/12 ,  H01L29/20 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/872

CPC classification number: H01L29/7802 ,  H01L21/02389 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/0254 ,  H01L29/045 ,  H01L29/2003 ,  H01L29/32 ,  H01L29/41741 ,  H01L29/4238 ,  H01L29/475 ,  H01L29/66712 ,  H01L29/861 ,  H01L29/872

Abstract: 提供具有能减少漏电流的结构的III族氮化物半导体电子器件。层叠体(11)包括衬底(13)及III族氮化物半导体外延膜(15)。衬底(13)由具有超过1×1018cm-3的载流子浓度的III族氮化物半导体构成。外延结构物(15)包括III族氮化物半导体外延膜(17)。衬底(13)的第一面(13a)相对于向c轴方向延伸的轴(Cx)以大于5度的角度θ倾斜。法线矢量VN以及c轴矢量VC形成角度θ。III族氮化物半导体外延膜(17)包括依次配置在第一面(13a)的法线方向上的第一、第二及第三区域(17a、17b、17c)。第三区域(17c)的位错密度小于第一区域(17a)的位错密度。第二区域(17b)的位错密度小于衬底(13)的位错密度。