公开(公告)号：KR101170674B1

公开(公告)日：2012-08-07

申请号：KR1020100128464

申请日：2010-12-15

Applicant: 고려대학교 산학협력단

Inventor： 김태근 ,  채동주

IPC: H01L33/42

Abstract: 본 발명은 불소 계열 물질이 도핑된 투명 전극층을 구비하는 반도체 발광 소자 및 그 제조 방법을 공개한다. 본 발명은 투명 전극층을 형성하는 TCO 물질을 플라즈마 상태에서 불소 계열 물질과 반응시켜 불소 계열 물질로 도핑함으로써, 투명 전극층의 일함수를 증가시켜, 투명 전극층과 접촉하는 질화물층과의 쇼키 장벽 높이를 감소시키고, 이에 따라서 투명 전극층과 질화물층간의 접촉저항을 감소시킴으로써, 질화물층으로의 전류 주입 효율을 향상시킬 수 있다. 특히, UV 반도체 발광소자의 경우에, 자외선 영역의 빛을 발생시키기 위해서 활성층을 포함하는 질화물층에 Al등을 도핑하는 경우에 투명 전극층과 질화물층간의 쇼키 장벽 높이가 더욱 커지고 이에 따라서 접촉 저항이 커짐으로 인해서 광효율이 저하되는 문제점이 발생하였는데, 본 발명은 투명 전극층을 불소 계열의 물질로 도핑하여 투명 전극층의 일함수를 증가시켜, 투명 전극층과 접촉하는 질화물층과의 쇼키 장벽 높이를 감소시키고, 이에 따라서 투명 전극층과 질화물층간의 접촉저항을 감소시킴으로써, 투명 전극층의 전기적 특성 및 광학적 특성을 향상시킴으로써, UV 반도체 발광 소자에 있어서의 전류 주입 효율 및 자외선 영역의 빛의 투과율을 향상시킬 수 있다.

公开(公告)号：KR1020120067056A

公开(公告)日：2012-06-25

申请号：KR1020100128464

申请日：2010-12-15

Applicant: 고려대학교 산학협력단

Inventor： 김태근 ,  채동주

IPC: H01L33/42

CPC classification number: H01L33/42 ,  H01L33/0033 ,  H01L2933/0016

Abstract: PURPOSE: A light emitting device having a transparent conductive layer doped with fluoride and a manufacturing method thereof are provided to improve current injection efficiency into a nitride layer by reducing the contact resistance between the nitride layer and a transparent electrode layer. CONSTITUTION: A nitride structure(120) generating light is formed on a substrate(110). The nitride structure comprises an n-type nitride layer(121), an active layer(122), and a p-type nitride layer(123). The active layer, the n-type nitride layer, and the p-type nitride layer are doped with aluminum. A transparent electrode layer(130-1) is formed on the nitride structure. The transparent electrode layer is doped with a material of a fluoride group.

Abstract translation: 目的：提供一种具有掺杂有氟化物的透明导电层的发光器件及其制造方法，以通过降低氮化物层和透明电极层之间的接触电阻来提高对氮化物层的电流注入效率。 构成：在衬底（110）上形成产生光的氮化物结构（120）。 氮化物结构包括n型氮化物层（121），有源层（122）和p型氮化物层（123）。 有源层，n型氮化物层和p型氮化物层掺杂有铝。 在氮化物结构上形成透明电极层（130-1）。 透明电极层掺杂有氟化物基团的材料。

公开(公告)号：KR101145291B1

公开(公告)日：2012-05-16

申请号：KR1020100110762

申请日：2010-11-09

Applicant: 고려대학교 산학협력단

Inventor： 김태근 ,  양지원

IPC: H01L33/38

CPC classification number: H01L33/382 ,  H01L33/20 ,  H01L33/42

Abstract: PURPOSE: An LED including an electrode pattern for enhancing light efficiency is provided to prevent local light distribution and heating caused by uneven current distribution. CONSTITUTION: A buffer layer(110) is formed on a substrate(100). A second nitride semiconductor layer(120), an active layer(130), and a first nitride semiconductor layer(140) are formed on the buffer layer. A transparent electrode layer(150) is formed on the first nitride semiconductor layer. A first electrode(170) is formed on the transparent electrode layer. A second electrode(160) is formed on the second nitride semiconductor layer.

Abstract translation: 目的：提供包括用于提高光效率的电极图案的LED，以防止由不均匀的电流分布引起的局部光分布和加热。 构成：在衬底（100）上形成缓冲层（110）。 在缓冲层上形成第二氮化物半导体层（120），有源层（130）和第一氮化物半导体层（140）。 在第一氮化物半导体层上形成透明电极层（150）。 第一电极（170）形成在透明电极层上。 第二电极（160）形成在第二氮化物半导体层上。

公开(公告)号：KR101118755B1

公开(公告)日：2012-03-13

申请号：KR1020100011457

申请日：2010-02-08

Applicant: 고려대학교 산학협력단

Inventor： 김태근 ,  안호명

IPC: H01L21/8247 ,  H01L27/115

Abstract: 본 발명은 비휘발성 메모리 소자 및 그 제조 방법을 개시한다. 본 발명은 전하를 절연층에 의해서 서로 분리된 저항 변화층을 통해서 각각 국소적으로 전하를 주입함으로써, 하나의 셀에 멀티 비트를 프로그램할 수 있을 뿐만 아니라, 멀티 비트로 프로그램된 전하들이 서로 확산되어 cross talk가 발생하는 것을 차단할 수 있는 효과가 있다. 또한, 본 발명은 전하를 주입하는 경로로써 전계에 따라서 저항이 변화하는 binary oxide 계(Nb
2 O
5 , TiO
2 , NiO, Al
2 O
3 등을 포함함), metal doped PCMO계 (Pr
1-x Ca
x MnO
3 등을 포함함), chalogenide 계(GeSeTe 등을 포함함), PMC(programmable metallizaion cell)계(AgGeSe 등을 포함함), metal doped perovskite 계(SrTiO
3 , SrZrO
3 등에 Cr 혹은 Nb 도핑) 물질 등을 이용함으로써, 전하를 프로그램하거나 프로그램된 전하를 소거할 때, 저항 변화층에서 거의 동일한 위치에 형성되는 Conduction Filaments를 통해서 전자를 주입하거나 정공을 주입하므로, 거의 동일한 영역에 전자와 정공을 주입할 수 있고, 따라서 종래 기술에서 발생하는 전자와 정공이 주입되는 영역의 불일치를 해소하여 신뢰성을 향상시킬 수 있는 효과가 있다.

公开(公告)号：KR101070755B1

公开(公告)日：2011-10-07

申请号：KR1020090037790

申请日：2009-04-29

Applicant: 고려대학교 산학협력단

Inventor： 김태근

IPC: H01L21/8247 ,  H01L27/115 ,  B82Y10/00

Abstract: 본발명의일 실시예에따른멀티펑션비휘발성메모리소자는반도체기판, 반도체기판상에형성된터널옥사이드, 터널옥사이드의상면에서로분리되어형성된제 1 전하포획영역들, 터널옥사이드내에, 제 1 전하포획영역들과오버랩되지않도록형성된제 2 전하포획영역, 제 1 전하포획영역들과제 1 전하포획영역들사이에노출된터널옥사이드상에형성된블로킹옥사이드및 블로킹옥사이드상에형성된콘트롤게이트를포함한다.

公开(公告)号：KR101067372B1

公开(公告)日：2011-09-23

申请号：KR1020090081839

申请日：2009-09-01

Applicant: 고려대학교 산학협력단

Inventor： 김태근 ,  안호명

IPC: G11C16/12 ,  H01L27/115 ,  G11C16/10

Abstract: 본 발명은 비휘발성 메모리 소자의 프로그램 방법을 개시한다. 본 발명은 프로그램 시간을 두 구간으로 분할하여 첫 번째 구간에서 기판과 드레인 영역(소오스 영역)에 포워드 바이어스를 인가하여 기판에 전자들을 축적한 후, 두 번째 구간에서 기판과 드레인 영역(소오스 영역)에 리버스 바이어스를 인가함으로써 형성된 기판과 드레인 영역(소오스 영역)의 접합면에 형성된 공핍층에서, 기판으로부터 드레인 영역(소오스 영역)으로 가속된 전자와 공핍층 내부의 중성 원자들의 충돌로 발생한 고온 전자들로 하여금 터널 절연막의 에너지밴드갭을 뛰어넘어 전하 포획층에 주입되도록 함으로써, 종래 기술에 비하여 신속하게 프로그램을 수행할 수 있고, 국소적으로 전하를 주입하여 멀티비트 프로그램이 가능할 뿐만 아니라, 종래 기술에 비하여 상대적으로 낮은 전압을 이용함으로써, 종래 기술에 비하여 현저하게 낮은 전력 소모만으로 프로그램이 가능하다.

公开(公告)号：KR1020110093746A

公开(公告)日：2011-08-18

申请号：KR1020110065626

申请日：2011-07-01

Applicant: 고려대학교 산학협력단

Inventor： 김태근 ,  안호명

IPC: H01L27/115

CPC classification number: H01L21/28282 ,  H01L27/11582 ,  H01L45/04 ,  H01L45/144 ,  H01L45/147

Abstract: PURPOSE: A device for 4 bit per cell non-volatile fusion memory of multi-function and a method for fabricating thereof is provided to store four bits in one cell through a charge trapping domain having three steps and a resistance change area. CONSTITUTION: A first tunneling oxide(111) and a second tunneling oxide(112) are formed on a semiconductor(100) and are separated from each other. A third tunneling oxide(131) and a fourth tunneling oxide(132) are formed on the top side of a second charge trapping area and a first charge trapping area. A fifth tunneling oxide(151) and a sixth tunneling oxide(152) are formed on the top side of the fourth charge trapping area and the third charge trapping area.

Abstract translation: 目的：提供一种用于多单元的每单元4位非易失性融合存储器的装置及其制造方法，用于通过具有三个步骤的电荷俘获域和电阻变化区域将四位存储在一个单元中。 构成：在半导体（100）上形成第一隧道氧化物（111）和第二隧道氧化物（112），并且彼此分离。 第三隧道氧化物（131）和第四隧穿氧化物（132）形成在第二电荷捕获区域和第一电荷捕获区域的顶侧上。 第四隧道氧化物（151）和第六隧穿氧化物（152）形成在第四电荷捕获区和第三电荷捕获区的顶侧。

公开(公告)号：KR1020110005152A

公开(公告)日：2011-01-17

申请号：KR1020090062710

申请日：2009-07-09

Applicant: 고려대학교 산학협력단

Inventor： 김태근 ,  김희동

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/04 ,  G11C13/0004 ,  H01L45/1233 ,  H01L45/141

Abstract: PURPOSE: A non-volatile memory device and a method for manufacturing the same are provided to rapidly implement programs with a low bias-voltage by including a nano-crystal in a resistance change layer. CONSTITUTION: A first insulating layer(320) is formed on a lower electrode layer. A resistance change layer(330) is formed on the first insulating layer. A nano-crystal is included inside the resistance change layer. A second insulating layer(340) is formed on the resistance change layer. An upper electrode layer is formed on the second insulating layer. The resistance change layer traps electric charges from the lower electrode layer and the upper electrode layer. The resistance of the resistance change layer is changed according to the trapped electric charges.

Abstract translation: 目的：提供一种非易失性存储器件及其制造方法，通过在电阻变化层中包括纳米晶体来快速实现具有低偏置电压的程序。 构成：第一绝缘层（320）形成在下电极层上。 电阻变化层（330）形成在第一绝缘层上。 纳米晶体包含在电阻变化层内。 第二绝缘层（340）形成在电阻变化层上。 在第二绝缘层上形成上电极层。 电阻变化层从下电极层和上电极层捕获电荷。 电阻变化层的电阻根据被捕获的电荷而变化。

公开(公告)号：KR1020100132856A

公开(公告)日：2010-12-20

申请号：KR1020090051660

申请日：2009-06-10

Applicant: 고려대학교 산학협력단

Inventor： 김태근 ,  서유정 ,  안호명

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/28282 ,  H01L29/7923 ,  B82Y10/00 ,  H01L45/06 ,  H01L45/1266 ,  H01L45/147

Abstract: PURPOSE: A device for non-volatile fusion memory of a multi-function and a method for fabricating thereof are provided to implement high speed operation while having excellent storage capacity by forming a resistance change region and a charge trap region. CONSTITUTION: A first resistance change region(1101) is formed on a semiconductor substrate(1000). A charge trapping region(1201) is formed on the first resistance change region. The second resistance change region(1301) is formed on the charge trapping region. A gate(1401) is formed on the second resistance change region.

Abstract translation: 目的：提供一种用于多功能的非易失性融合存储器的装置及其制造方法，以通过形成电阻变化区域和电荷捕获区域来实现高速操作，同时具有优良的存储容量。 构成：在半导体衬底（1000）上形成第一电阻变化区（1101）。 电荷捕获区域（1201）形成在第一电阻变化区域上。 第二电阻变化区域（1301）形成在电荷俘获区域上。 栅极（1401）形成在第二电阻变化区域上。

公开(公告)号：KR1020100122313A

公开(公告)日：2010-11-22

申请号：KR1020090041294

申请日：2009-05-12

Applicant: 고려대학교 산학협력단

Inventor： 김태근 ,  안호명

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/66825 ,  G11C11/5678 ,  G11C13/0004 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11521 ,  H01L27/11568 ,  H01L27/24 ,  H01L29/66833 ,  H01L29/788 ,  H01L29/792 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1683 ,  H01L45/143

Abstract: PURPOSE: A non-volatile memory device and a method for manufacturing the same are provided to read the state of a program by verifying the amount of currents from a current regulating part. CONSTITUTION: A protrusion part is formed on a substrate(100). The center of the protrusion part is stepped shape. Tunneling oxide films(210) are formed on the substrate. Charge trapping layers(220) are formed in the tunneling oxide films which are formed both sides of the protrusion part. The charge trapping layers trap tunneled electric charges from the substrate. A gate electrode layer(230) is formed on the upper side of the tunneling oxide films.

Abstract translation: 目的：提供非易失性存储器件及其制造方法，以通过验证来自电流调节部件的电流量来读取程序的状态。 构成：在基板（100）上形成突起部。 突出部的中心是阶梯状。 隧道氧化膜（210）形成在衬底上。 在形成在突出部的两侧的隧道氧化膜中形成电荷俘获层（220）。 电荷捕获层从衬底捕获隧道电荷。 在隧道氧化膜的上侧形成栅电极层（230）。