-
公开(公告)号：KR100182965B1
公开(公告)日：1999-04-15
申请号：KR1019950024731
申请日：1995-08-10
Applicant: 삼성전자주식회사
IPC: G11C11/407
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야:
반도체 메모리 장치의 컬럼 디코더에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
그라운드 라인옆 및 메모리 쎌 어레이 끝단에 위치하는 비트라인에 연결된 센스 앰프에서 불량이 발생하더라도 에러정정코드에 의한 구제가 가능한 반도체 메모리 장치를 제공함에 있다.
3. 발명의 해결방법의 요지:
행과 열의 매트릭스로 이루어진 메모리 쎌들을 가지는 메모리 쎌 어레이를 제어하기 위한 다수개의 서브 디코더들중 한번의 에러정정코드 조합을 위해 사용되는 각각의 서브 디코더들의 코딩을 모두 다르게 하여 상기 메모리 쎌 어레이내의 메모리 쎌 부분 및 상기 메모리 쎌 어레이의 끝단부분에 위치한 비트라인이 상기 에러정정코드를 위한 조합시 동시에 2개 이상이 선택되지 않도록 한다.
4. 발명의 중요한 용도:
반도체 메모리 장치에 적합하게 사용된다.-
公开(公告)号：KR100172390B1
公开(公告)日：1999-03-30
申请号：KR1019950040989
申请日：1995-11-13
Applicant: 삼성전자주식회사
IPC: G11C16/06
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야:
불휘발성 반도체 메모리 장치의 로우 디코더 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
네이티브 엔형 모오스 트랜지스터를 사용하지 않고 고전압 발생부의 출력을 전압레벨의 손실없이 워드라인에 전달하기 위한 불휘발성 반도체 메모리 장치의 로우 디코더 회로를 제공함에 있다.
3. 발명의 해결방법의 요지:
특정 워드라인을 선택하기 위하여 전원전압보다 높은 레벨의 전압을 출력하기 위한 제1수단과, 드레인으로는 상기 제1수단의 출력전압이 인가되고 게이트와 소오스가 함께 연결된 엔형 공핍형 트랜지스터와, 상기 엔형 공핍형 트랜지스터와 접지전압 사이에 채널이 직렬로 연결되고 게이트로는 특정 로우 디코더를 선택하기 위한 외부 입력신호들이 각기 수신되는 제1, 2, 3엔형 트랜지스터와, 상기 제1수단과 접지전압 사이에 채널이 직렬로 연결되고 게이트로는 상기 엔형 공핍형 트랜지스터의 소오스와 상기 제1 엔형 트랜지스터의 드레인의 공통 접합점인 제1 노드와 연결되어 상기 제1 노드의 전압을 반전시키기 위한 제2수단과, 일측에는 특정 워드라인 선택신호들이 각기 수신되고 타측에는 서로 상보전압인 상기 제1 노드의 전압과 상기 제2수단의 출력전압에 의해 각기 게이팅되는 다수개의 전송게이트 수단들을 가지는 것을 요지로 한다.
4. 발명의 중요한 용도;
불휘발성 반도체 메모리 장치의 로우 디코더 회로에 적합하다.-
公开(公告)号：KR1019980084907A
公开(公告)日：1998-12-05
申请号：KR1019970020831
申请日：1997-05-27
Applicant: 삼성전자주식회사
IPC: G11C16/00
Abstract: 본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 프로그램 검증 동작시 효과적인 센싱 마진을 확보하기 위한 불휘발성 반도체 메모리 장치에 관한 것으로서, 행방향으로 배열되는 워드 라인들과; 열방향으로 배열되는 제 1 및 제 2 비트라인과; 소스 선택 라인과; 제 1 접지 선택 라인과; 제 2 접지 선택 라인과; 상기 워드 라인들에 배열되고, 소스 선택 라인과 제 1 선택라인과 제 2 선택 라인 상에 직렬 연결되는 낸드 셀을 갖는 메모리 셀 어레이와; 기준 라인과; 상기 기준 선택 라인쌍에 배열되어 상기 기준 라인과 접지 사이에 직렬 연결되는 셀들을 포함하여 상기 비트 라인 쌍중 하나에 기준 전압을 공급하기 위한 기준 셀 어레이와; 상기 제 1 및 제 2 비트 라인에 대응되는 서브 비트라인쌍과; 상기 서브 비트 라인쌍에 대응되는 데이터 비트라인쌍과; 외부로부터 인가된 제 1 및 제 2 신호에 응답하여 상기 제 1 및 제 2 비트라인에 전류를 공급하는 전류 공급 수단과; 상기 제 1 및 제 2 비트라인과 서브 비트라인쌍 사이에 연결되고, 제 3 및 제 4 신호에 응답하여 상기 서브 비트 라인쌍과 데이터 비트라인쌍을 선택적으로 절연하기 위한 비트 라인 절연 수단과; 외부로부터 인가된 제 5 신호에 응답하여 상기 서브 비트 라인쌍으로 전달된 소정 레벨의 전압차를 감지하고, 이를 데이터 비트 라인쌍으로 전달하기 위한 제 1 감지 증폭 수단과; 상기 제 1 감지 증폭 수단을 통해 상기 데이터 비트 라인쌍으로 전달된 소정 레벨의 전압차를 감지하고 이를 증폭하는 제 2 감지 증폭 수단과 데이터 라인들의 전압차를 감지 및 증폭하여 출력하는 제 2 감지 증폭 수단을 포함한다. 상술한 바와 같은 장치에 의해서 프로그램 검증시 센싱마진을 확보할 수 있다.
-
公开(公告)号：KR100150704B1
公开(公告)日：1998-12-01
申请号：KR1019950018136
申请日：1995-06-29
Applicant: 삼성전자주식회사
IPC: H01L21/50
CPC classification number: H01L2221/68322
Abstract: 본 발명은 일정한 회로소자가 형성되어 있는 반도체 웨이퍼를 다이 절단한 다음 웨이퍼의 뒷면에 부착되어 있는 테이프를 떼어내고 개별 칩으로 분리하는 칩 분리 장치 및 분리 방법에 관한 것으로서, 종래와는 달리 칩 분리가 2단계로 나누어서 진행되는데 1차적으로는 칩 분리장치의 실린더(22)를 진공에 의해 하강시켜 장치의 주몸체로 반도체 칩(20)을 밀어올려서 반도체 칩의 가장자리 부분에 접착되어 있는 테이프를 분리한 다음 2차적으로 플런지 핀(30)을 밀어올려서 나머지 부분에 있는 테이프를 제거함으로써 보다 적은 힘으로도 반도체 칩을 분리하기 때문에 칩이나 테이프에 주는 손상을 줄이고 칩의 크랙을 줄여서 패키지가 완료된 제품에서 생길 수 있는 크랙을 사전에 방지하는 것이 가능하다.
-
公开(公告)号：KR100142118B1
公开(公告)日：1998-06-01
申请号：KR1019950010174
申请日：1995-04-27
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L27/0629 , H01L27/0251
Abstract: [청구 범위에 기재된 발명이 속한 기술분야:]
반도체 메모리 소자 제조 방법중 폴리실리콤 형성을 위한 플라즈마 식각 공정에 관한 것이다.
[발명이 해결하려고 하는 기술적 과제:]
플라즈마 식각 공정 중 산화박막에 필연적으로 발생하는 이온축적으로 인한 손상을 줄이기 위한 반도체 메모리 소자 제조방법을 제공함에 있다.
[발명의 해결 방법의 요지:]
폴리실리콘게이트를 소자내의 활성화 영역에 형성되는 제 1폴리실리콘과, 비활성화영역에 형성되는 제 2폴리실리콘을 상기 실리콘과는 또 다른 전도성 물질로 연결하는 것을 요지로 한다.
[발명의 중요한 용도:]
고 집적화 및 저 전압용 반도체 소자에 적합하다.-
Patent Agency Ranking
公开(公告)号：KR100117790B1
公开(公告)日：1997-07-07
申请号：KR1019940003254
申请日：1994-02-23
Applicant: 삼성전자주식회사
IPC: G11C11/407
-
公开(公告)号：KR1019970029770A
公开(公告)日：1997-06-26
申请号：KR1019950042646
申请日：1995-11-21
Applicant: 삼성전자주식회사
IPC: G11C7/06
Abstract: 본 발명은 반도체 기억장치의 데이터 센싱 방법에 관한 것이며, 특히 ATD(Address Transition Detection)회로를 내장하여 메모리 셀의 "0" 및 "1" 데이터 상태를 감지하여 증폭시키는 데이터 센스 앰프의 센싱 방법에 관한 것이다.
더미 수단과 셀 수단을 사전 충전 신호로 제어함과 동시에 상기 더미 수단과 셀 수단을 이퀄라이즈 신호로 제어한 사전 충전과 이퀄라이즈 신호가 끝났을 때 상기 메모리 셀의 전기적 상태의 감지를 시작하는 메인 센스앰프를 갖는 반도체 기억 장치의 데이터 센싱 방법에 있어서, 사진 충전 신호 끝나는 시점 보다 먼저 상기 더미 수단과 셀 수단의 이퀄라이즈를 종료시킴을 특징으로 한다.
본 발명에 따른 데이터 센싱 방법은 이퀄라이즈가 끝난 후에도 트랜지스터 M2에 더미 셀 전류, 트랜지스터 M1에 셀 전류가 흐르게 되는 시간을 줄이기 위해 사전 충전전류를 공급함으로서 SO, DSO의 전압 강하 현상을 방지하여 센싱 속도를 높이는 효과를 제공한다.-
公开(公告)号：KR1019970019053A
公开(公告)日：1997-04-30
申请号：KR1019950030027
申请日：1995-09-14
Applicant: 삼성전자주식회사
IPC: H03K19/00 , G11C11/407
Abstract: 본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 전원전압과 제 1 노드 사이에 전류통로가 연결되고 래치신호에 응답하여 전류통로를 오/오프제어하는 풀업수단; 제 1 노드와 제 2 노드 사이에 전류통로가 연결되고 제 3 노드에 인가되는 셀데이타에 응답하여 전류통로를 오/오프제어하는 스위칭수단; 제 2 노드에 인가되는 신호를 래치하는 래치수단; 및 제 2 노드와 접지사이에 전류통로가 연결되고 프리세트신호에 응답하여 전류통로를 온/오프제어하는 풀다운수단을 구비한 것을 특징으로 한다.
따라서, 본 발명에서는 스위칭수단의 게이트 캐패시턴스의 커플링 효과를 제거함으로써 오동작을 방지할 수 있다.-
公开(公告)号：KR1019960032671A
公开(公告)日：1996-09-17
申请号：KR1019960004514
申请日：1996-02-24
Applicant: 삼성전자주식회사
IPC: H01L21/68
Abstract: 본 발명은 반도체 조립공정에서 컨베이어 벨트 방식을 사용하여 리드 프레임을 이송할 때 생기는 생산성 감소, 청정도의 저하 및 이동 도중에 리드 프레임이 파손되는 문제점을 해결하고, 두께가 얇은 TSOP용 패키지나 LOC용 패키지 제조에 사용되는 리드 프레임을 효과적으로 이송하며, 다이 본딩 장비와 여러 대의 와이어 본딩 장비가 연결되어 있는 인-라인 장비의 리드 프레임 이송 능률을 높이기 위한 것으로서, 리드 프레임을 수평면에 대해서 10~20°의 각도를 갖는 공기 배출구멍이 형성되어 있는 공기 레일에 올려 놓고 일정한 압력을 갖는 압축 공기를 배출구멍을 통해 불어주어서 리드 프레임이 공기 레일과 직접 접촉하지 않고 공중에 떠서 이동하는 것을 특징으로 하는 리드 프레임 이송방법 및 이송장치, 그리고 이를 이용하여 리드 프레임을 이 하는 인-라인 조립 장치를 개시한다
-
-
-
-
-
-
-
-
-
Search Results
137
records
(took 0.024 seconds)
