公开(公告)号：KR101097677B1

公开(公告)日：2011-12-22

申请号：KR1020100051836

申请日：2010-06-01

Applicant: 서울대학교산학협력단

Inventor： 이신두 ,  정덕균 ,  나준희

IPC: G02F1/1337

CPC classification number: G02F1/133753 ,  G02F2201/501

Abstract: 액정배향기판의제조방법은, 기판상에수직배향막을형성하는단계; 상기수직배향막을제1 방향으로배향처리하는단계; 상기수직배향막의일부영역에보호막을형성하는단계; 상기수직배향막의다른영역을제2 방향으로배향처리하는단계; 및상기보호막을제거하는단계를포함할수 있다. 상기액정배향기판을이용하여제조되는액정표시장치는, 종래의수직배향(Vertically Aligned; VA) 모드액정표시장치에비해상대적으로제조공정이단순하면서도넓은시야각및 배향안정성을확보할수 있다.

公开(公告)号：KR1020110135493A

公开(公告)日：2011-12-19

申请号：KR1020100055243

申请日：2010-06-11

Applicant: 서울대학교산학협력단

Inventor： 정덕균 ,  유병주 ,  송호영 ,  지한규

IPC: H04B1/10 ,  H04B1/16

CPC classification number: H04B1/10 ,  H04B1/16

Abstract: PURPOSE: A multiple channel receiver using a central control equipment is provided to perform an offset control, a phase control, and an equalizing control using a device. CONSTITUTION: A multiplexer(140) receives a phase control code from a global control unit. The multiplexer offers a restoration clock of a specific delay time to a sampler in order to perform data sampling. An equalizer(110) receives the equalizer control code from the global control unit. The equalizer controls the frequency dependency of the amplifying gain. The equalizer amplifies the received data signal. The equalizer offers the amplified data signal to the sampler.

Abstract translation: 目的：提供使用中央控制设备的多通道接收机，以执行偏移控制，相位控制和使用设备的均衡控制。 构成：多路复用器（140）从全局控制单元接收相位控制代码。 复用器为采样器提供具有特定延迟时间的恢复时钟，以执行数据采样。 均衡器（110）从全局控制单元接收均衡器控制代码。 均衡器控制放大增益的频率依赖性。 均衡器放大接收的数据信号。 均衡器将放大的数据信号提供给采样器。

公开(公告)号：KR1020110114138A

公开(公告)日：2011-10-19

申请号：KR1020100033618

申请日：2010-04-13

Applicant: 서울대학교산학협력단

Inventor： 정덕균 ,  송희수 ,  김덕수

IPC: H04L7/033

CPC classification number: H04L7/0331

Abstract: 본 발명에 따른 올-디지털 클럭 데이터 복원 회로(ADCDR)는 위상검출기가 출력하는 업/다운(UP/DN) 신호의 패턴을 모니터하여 업/다운을 반복하는 경우에는 반복횟수를 카운트하여 반복횟수가 선정된 횟수를 초과하는 경우 비례이득의 스텝크기를 감소시키고, 업 또는 다운을 지속하여 위상에러의 극성변화가 없는 경우에는 지속횟수를 카운트하여 선정된 횟수이상인 경우 비례이득의 스텝크기를 증가시켜, 업/다운 신호 패턴에 따라 비례이득 스텝크기를 조절하는 것을 특징으로 한다.

公开(公告)号：KR1020100062893A

公开(公告)日：2010-06-10

申请号：KR1020090076780

申请日：2009-08-19

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 오도환 ,  정덕균 ,  추교진

IPC: H03M1/50 ,  H03L7/081

Abstract: PURPOSE: A time to digital converter and a digital phase-locked loop are provided to improve a phase-alignment accuracy by detecting not only a phase error but also a frequency error. CONSTITUTION: A converter(120) receives a first signal and a second signal. The converter gradually delays the second signal using delay elements. The converter outputs the phase error of the second signal about the first signal. A phase frequency detector(110) receives a third signal from one node among the first signal and the node of a plurality of delay elements. The phase-frequency detector outputs a phase difference about the first signal and the third signal. A frequency detector(130) outputs the frequency error of the second signal about the first signal to a digital code using the second signal and the output signal of the phase-frequency detector.

Abstract translation: 目的：提供数字转换器和数字锁相环的时间，通过不仅检测相位误差而且通过检测频率误差来提高相位对准精度。 构成：A转换器（120）接收第一信号和第二信号。 转换器使用延迟元件逐渐延迟第二信号。 转换器输出关于第一信号的第二信号的相位误差。 相位频率检测器（110）从多个延迟元件的第一信号和节点中的一个节点接收第三信号。 相位频率检测器输出关于第一信号和第三信号的相位差。 频率检测器（130）使用第二信号和相位 - 频率检测器的输出信号将关于第一信号的第二信号的频率误差输出到数字码。