-
公开(公告)号：KR1019990025791A
公开(公告)日：1999-04-06
申请号：KR1019970047573
申请日：1997-09-18
Applicant: 한국전자통신연구원
IPC: G02B27/00
Abstract: 본 발명은 광 패킷 스위치를 위한 새로운 완전 광 헤더 검출방법에 관한 것으로서, 광 패킷 제일 앞 부분의 1.5T 시간 간격으로 발생된 두쌍의 펄스는 헤더와 페이로드 사이의 상관을 제거하는 역할을 하며, 수행 결과는 PITD 헤더의 두 개의 광펄스만 나타나며, 두 펄스 사이의 시간이 헤더 정보를 의미한다.
PITD 헤더 검출을 수행하기 위하여 1.5T 시간 간격을 갖는 두쌍의 광 펄스 사이의 시간이 헤더의 정보를 나타내는 시간만큼 떨어지도록 구성된 광 헤더를 발생한다.
광 헤더 검출기는 두 개의 광 AND 로직과 광 지연선으로 구성하는데, 앞단 광 AND의 입력은 0T와 1.5T 광 지연선을 거친 후 입력되고, 두 번째의 광 AND 입력은 0T와 hT 광 지연선을 거친 후 입력되도록 구성함으로써, 단지 광 AND 로직 두 개를 직렬 연결하는 구조로 별도의 장치없이 완전 광 헤더 검출이 가능한 효과를 가진다.-
-
-
公开(公告)号：KR1019970049784A
公开(公告)日：1997-07-29
申请号：KR1019950055894
申请日：1995-12-23
IPC: G06F17/50
Abstract: 본 발명은 컴퓨팅 시스템에 적용되어 최적화된 다층 박막 광 필터를 설계하기 위한 다층 박막 광 필터 설계방법에 있어서, 최적화 하고자 하는 파라미터의 초기 집단을 생성하는 초기화 단계(10); 상기 파라미터를 돌연변이 시켜 후 파라미터를 생성하는 돌연변이 단계(20); 원하는 목표 투과도에 따라 메릿 함수를 연산하고, 연산된 메릿 함수에 따라 적합도를 연산하는 적합도 평가 단계(30); 상기 적합도 평가 단계에서 연산된 적합도 중 시뮬레이티드 어닐링에 의해 적자를 선택하는 선택 단계(40); 및 종료 조건을 만족하면 종료하고, 그렇지 않으면 상기 돌연변이 단계로 리턴하는 종료 테스트 단계(50)를 구비하는 것을 특징으로 하는 다층 박막 광 필터 설계 방법에 관한 것으로, 시뮬레이티드 어닐링과 진화 연산 알고리즘의 상호 보완적인 결합을 통해 전역 탐색을 할 수 있고, 이에 따라 최적화점을 쉽게 찾을 수 있도록 한 것이다.
-
公开(公告)号：KR1019970011893B1
公开(公告)日：1997-07-18
申请号：KR1019930030033
申请日：1993-12-27
Applicant: 한국전자통신연구원
Abstract: Disclosed is an apparatus to process an electric wave signal utilizing a transputer. The apparatus comprises a host computer, a central processing means, a receiving means, a frequency converting means, an analog to digital converter, a band dividing means, many digital signal processors and a transputer network. The central processing means controls operation of frequency receiving to determine whole scanning frequency band which is setted by the host computer. The receiving means receives the frequency according to control of the central processing means. The frequency converting means converts the frequency from the receiving means to be in the low band. The analog to digital converter converts the output of frequency converting means into a digital signal. The band dividing means divides the output of analog to digital converter into many bands. The digital signal processors performs the Fast Fourier Transform with the band signals from the band dividing means. The transputer network parallely processes the signals from the digital signal processors, and sens to the processed signals to the host computer. Thereby, the frequency converters can be reduced, band can be simply extended by the transputer network, and the processing time can be reduced.
Abstract translation: 公开了一种利用电脑处理电波信号的装置。 该装置包括主计算机，中央处理装置，接收装置，频率转换装置，模数转换器，频带分割装置，许多数字信号处理器和横渡计算机网络。 中央处理装置控制频率接收的操作以确定由主计算机设置的整个扫描频带。 接收装置根据中央处理装置的控制接收频率。 频率转换装置将来自接收装置的频率转换成低频带。 模数转换器将频率转换装置的输出转换为数字信号。 频带分割装置将模数转换器的输出分成多个频带。 数字信号处理器利用来自频带划分装置的频带信号执行快速傅里叶变换。 该计算机网络并行地处理来自数字信号处理器的信号，并且将已处理的信号感知到主计算机。 因此，可以减少频率转换器，可以通过计算机网络简单地扩展频带，并且可以减少处理时间。
-
Patent Agency Ranking
公开(公告)号：KR1019950012501B1
公开(公告)日：1995-10-18
申请号：KR1019930030031
申请日：1993-12-27
Applicant: 한국전자통신연구원
IPC: G06F13/00
Abstract: outputting data of 5 bits to a data output port Pa after DTR is changed to a low level "L" in a data transmission part; generating an interrupt when a DSR of a reception part is changed to the high level "H" after the DTR of the transmission part (the DSR of the reception part) is changed to the high level "H" in a handshaking process; reading the data from the other data output port Pb by maintaining RTS at the low level "L" in case that the DSR is at the high level "H"; generating the interrupt when CTS is changed to the high level "H" and the RTR is at the high level "H"; and transmitting the data of 5 bits by maintaining the DTR at the low level "L" in case that the CTS is at the high level "H".
Abstract translation: 在数据传输部分中将DTR改变为低电平“L”之后，将5位数据输出到数据输出端口Pa; 在握手处理中，在发送部分的DTR（接收部分的DSR）变为高电平“H”之后，当接收部分的DSR变为高电平“H”时，产生中断; 在DSR处于高电平“H”的情况下，通过将RTS保持在低电平“L”，从另一个数据输出端口Pb读取数据; 当CTS变为高电平“H”并且RTR处于高电平“H”时产生中断; 并且在CTS处于高电平“H”的情况下，通过将DTR保持在低电平“L”来发送5位的数据。
-
-
公开(公告)号：KR1019950020234A
公开(公告)日：1995-07-24
申请号：KR1019930030033
申请日：1993-12-27
Applicant: 한국전자통신연구원
Abstract: 본 발명은 A/D변환부와 DSP부 사이에 디지틀 대역분할부를 두어 DSP 또는 CPU보드가 처리할 수 있는 만큼의 대역으로 분할하여 부하를 분담시킴으로써 종래의 시스템으로 여러 대역을 처리할 때 필요했던 수신기와 주파수변환기를 줄이고 분석기능을 강화하고 업그레이드를 용이하게 하기 위한 트랜스퓨터 네트웍을 구비하며, 시스팀동기를 위하여, 호스트 컴퓨터가 수신기에 스캔대역의 시작과 끝 주파수 그리고 스켑 주파수를 셋팅하고 반복적으로 스캔하도록 하고 수신기의 신세사이저 주파수가 록키(Locking)될때 마다 발생하는 펄스를 시스템 동기에 이용하므로써 종래기술의 단점인 수신기 셋팅시간과 신세사이저 록킹후 불필요한 대기시간을 없애므로써 경제적이고 신속하며 확장성이 좋은 전파신호처리 장치를 제공한다.
-
公开(公告)号：KR1019950020038A
公开(公告)日：1995-07-24
申请号：KR1019930029601
申请日：1993-12-24
Applicant: 한국전자통신연구원
IPC: G06F3/00
Abstract: 본 발명은 , 다수의 PC와 호스트 시스팀을 구비한 장치에 있어서, 공통의 모니터 및 키보드를 필요에 따라 특정 PC에 연결할 수 있도록 하는 선택 스위칭 장치를 제공하는데 그 목적이 있으며, 호스트 컴퓨터(201)와, 상기 호스트 컴퓨터(201)에 연결되는 다수의 퍼스널 컴퓨터(201,203,212)와, 상기 다수의 퍼스널 컴퓨터(201,203,212; 이하, PC라 함)가 공유하는 모니터(210)와 키보드(211)를 구비하는 시스템에 적용되는 스위칭 장치에 있어서, 상기 다수의 PC(202,203,212)에 연결되되 키보드(211)와 모니터(210)를 선택하기 위한 신호선들을 PC본체를 기준으로 하여 방향성에 따라 입력 및 입/출력 신호선과 출력신호선을 할당하여 제어 신호에 따라 상기 신호선의 신호를 멀티플랙싱하는 양방향 및 단방향 멀티 플랙싱 수단(204,205)과, 상기 양방향 및 단방향 멀티플랙싱 수단(2. 4,205)으로 제어신호를 출력하는 제어수단(207)과, 상기 제어수단(207)으로 사용자로 부터의 선택신호를 전달하는 입력수단(209)을 구비하도록 하겠다.
-
公开(公告)号：KR1019950009281A
公开(公告)日：1995-04-21
申请号：KR1019930018299
申请日：1993-09-11
Applicant: 한국전자통신연구원
IPC: G01S13/00
Abstract: 본 발명은 레이다에서 목표물의 존재 여부를 판단하는 검파기의 검파성능을 개선한 다중 펄스 넌코히어런트 인티그레이션을 사용하는 클러터 맵 검파기 및 성능 해석 방법에 관한 것으로, 입력단에 다중 펄스 넌코히어런트 인티그레이션을 더 부가하여, 넌코히어런트 인티그레이션의 신호의 통계적 특성을 구하여 배경 레벨 추정치에 대한 MGF(Moment Generation Function)를 구하는 제1단계(31,32), 상기 제1단계(31,32) 수행 후, MGF를 나머지 정리를 이용하여 P
fa 와 P
d 를 구하는 제2단계(33,34), 상기 제2단계(33,34) 수행 후, P
fa 로 부터 오경보율을 원하는 값으로 정하는 펄스의 갯수M에 따른 값을 구하여 구한 값이 스웰링Ⅰ 또는 Ⅲ인가를 조사하는 제3단계(35,36), 상기 제3단계(35,36) 수행 후, T 값을 이용하여 검파율에 대한 성능을 얻는 제4단계(37,38)로 이루어지는 것을 특징으로 한다.
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.061 seconds)
