-
公开(公告)号：KR100136495B1
公开(公告)日：1998-07-01
申请号：KR1019940035770
申请日：1994-12-21
IPC: H04Q11/00
Abstract: 본 발명은 SDH 기반의 광대역 디지탈 교차스위치(BDXC: Broadband Digital Cross-connect)에서 교차연결 발생시 기 서비스중인 스위칭 경로의 배재열 없이 블로킹 확률이 없는(Strictly Non-blocking) 상태로 스위치 제어가 가능하도록 하는 스위치 장치를 제공하는데 그 목적이 있으며, 사이 목적을 달성하기 위한 본 발명은, 역다중부에 대해서만 동작속도가 병렬 STM-4급 속도(77.7Mbps)이고 나머지 부분은 병렬 AU3급 속도(6.49Mbps)이므로 CMOS 기술로 제작이 가능하다. 스위치 네트워크의 자체 고장 진단기능을 위하여 입력되는 STM-4급 신호에 대해서는 안쓰는 오버헤드 자리에 삽입된 BIP(Bit Interleaved parity) 에러를 조사하고 출력되는 STM-4급 신호에는 BIP를 계산하여 삽입하도록 구성된다. 이에 따라 TST 스위치 네트워크에 적용할 경우, STM-4급 신호 16개를 병렬로 입출력하며, 입력된 신호를 AU3단위로 역다중하여 생성된 192개 AU3 신호를 공간스위칭 한 후 다중하여 출력한다. 따라서 AU3단위 192×192 스위칭을 수행하므로 STM-4급 신호에 대하여 AU3 단위로 공간 및 시간스위칭을 할 수 있다.
-
公开(公告)号：KR1019970056391A
公开(公告)日：1997-07-31
申请号：KR1019950053948
申请日：1995-12-22
Applicant: 한국전자통신연구원
Abstract: 본 발명은 비동기 전달 모드(ATM)의 계층 성능관리 운용 및 유지 보수(OAM)셀 처리 장치에 관한 것으로서, BIP-16값, 사용자 셀 헤더의 CLP 값, 연결 인식자를 입력받아 출력하고, 순방향 감시 정보 선택 신호를 출력하는 순방향 감시 정보 선택 수단(51); 상기 순방향 감시 정보 선택 수단(51)의 출력과 누적된 데이타를 입력받아 이를 갱신하여 출력하는 공통 순방향 감시 정보 처리 수단(52); 상기 순방향 감시 정보 선택 수단(51)의 순방향 감시 정보 선택 신호에 의해 저장된 데이타를 상기공통 순방향 감시 정보 처리 수단(52)으로 출력하고, 상기 공통 순방향 감시 정보 처리 수단(52)에서 처리된 새로운 데이타를 저장하는 순방향 감시 정보 저장 수단(53); 수신한 성능관리 셀의 채널 인식자 값을 입력받아 저장된 채널 인식자의 값과 비교하여 순방향 감시 정보 선택 신호, 역방향 보고 정보 레지스터 선택 신호, 성능 누적 처리 활성화 신호, 성능누적 정보 선택 신호를 출력하는 성능관리 셀 채널 비교 수단(54); 역방향 보고 셀을 구성하여 출력하는 공통 성능관리 셀 정보 처리 수단(55); 성능 누적 연산의 공통 기능을 수행하는 공통 기능을 수행하는 공통 성능관리 성능누적 정보 처리 수단(56); 역방향 보고 셀 정보를 저장하여 출력하는 역방향보고 적정 수단(57); 성능 누적 정보를 저장하고, 각 연결별로 누적된 성능값과 성능관리 성능누적 임계치 값을 비교하여 인터럽터를 발생하는 성능 관리 성능누적 정보 저장 수단(58); 및 CPU의 설정 데이타를 저장하는 CPU 설정 레지스터 수단(59)을 구비하여 UNI/NNI에 적용되는 F4/F5 레벨의 ATM계층 OAM셀 중 성능관리 셀을 실시간 처리하여 ATM 가상연결 상의 특정 연결에 대한 총수신 성능관리 블럭 수, 에러 발생 수신 블럭 수, 과도 에러 발생 수신 블럭 수, 손실 셀 수, 오삽입 셀 수, 폐기 셀 수, CLP 태깅 셀수, 총수신 셀 수와 같은 성능 정보를 실시간 누적하여 서비스 품질 및 네트워크 파라미터를 측정할 수 있는 효과가 있다.
-
公开(公告)号：KR100116038B1
公开(公告)日：1997-06-05
申请号：KR1019930026892
申请日：1993-12-08
IPC: H04L12/801 , H04L12/707
-
-
公开(公告)号：KR1019960025024A
公开(公告)日：1996-07-20
申请号：KR1019940036989
申请日：1994-12-23
Abstract: 본 발명의 목적은 단순화한 프로토콜을 갖는 프로세서간 통신장치를 제공하는데 있으며, 상기 목적을 달성하기 위하여 본발명은, 버스의 분산중재방식을 상용화한 칩을 각 프로세서 보드에 두어 중재기(1)로 사용하고, 송수신단에서 메세지의일시적인 저장을 위해 FIFO 메모리(3,7)를 두고 BTL(Backplane Transceiver Logic:74FB2040)로 구성된 버스 트랜시버(6)와 버스 리시버(11)를 통해 8bit의 병렬 데이타로 메세지를 전달하고 접수하며, 중재기(1)의 제어 FIFO메모리(3, 7) 및트랜시버 및 리시버(6, 11)제어, 그리고 프로세서간 송수신절차 제어를 담당하는 송신 모듈 상태천이 제어기(5)와 수신모듈 상태천이 제어기(10)의 회로를 FPGA(Field Programmable Gate Array)에 내장 구현하여 단순화한 프로토콜을 갖는 프로세서간 통신장치로 구현하였다.
-
Patent Agency Ranking
公开(公告)号：KR1019960024944A
公开(公告)日：1996-07-20
申请号：KR1019940037001
申请日：1994-12-23
Abstract: 본 발명은 비동기식 DS3 종속신호를 신호처리하여 최종 동기식 계위내의 동기식 패이로드인 C32(Containner 32)로 사상(mapping) 및 역사상할 시에 소요되는 기술인 B3ZS 부호화 및 복호화, 비동기/동기신호의 완충을 위한 비트스터핑, 이때 발생하는 에러상태 검출 및 선로성능 상태 감시, AIS 신호의 처리, 적절한 유지보수를 위한 마이크로프로세서 인터페이스 관련 활동에 관련된 전반적인 알고리즘 및 주문형반도체의 회로 설계기술에 관한 것으로, 2단 스터핑 및 중간 주파수 발생부를 두어 대기 시간 지터를 감소시키고, 자체 성능 감시를 CPU와 연계하여 고장 및 성능 상태 검출이 용이하며, B3ZS 코딩된 데이타 및 순수 데이타를 선택하여 수신가능함으로 데이타 인터페이스의 폭넓은 선택이 가능하고, AIS 신호를 모두 '1' 혹은 프레임된 '101010' 신호를 검출 및 생 성을 할 수 있도록 하여 기존망과의 호환성을 용이하게 하는 효과가 있다.
-
公开(公告)号：KR1019960016250A
公开(公告)日：1996-05-22
申请号：KR1019940025573
申请日：1994-10-06
IPC: H04L12/28
Abstract: 본 발명은 SDH 전송 방식을 기본으로 하여 광대역 ISDN 가입자 액세스 기능 중에서 물리 계층 이하의 기능을 수행하는 ATM 물리 계층 가입자 액세스 처리기에 관한 것으로, 오버헤드 처리를 위한 저속의 클럭들을 장치의 내부에서 분주하고, FIFO를 사용하여 다른 장치와 클럭을 분리시키는 ATM 물리 계층 가입자 액세스 처리기를 제공하기 위하여 ATM 계층으로 부터 ATM 셀를 입력받아 VC-4 페이로드로 사상하는 송신 셀 처리 수단(29); VC-4(Virtual Contatiner-4)신호를 생성하는 VC-4 생성 수단(30); 송신 VC-4 신호를 STM-1 프레임에 사상하는 포인터 생성 수단(7); STM-1 프레임을 생성하는 프레임 생성 수단(31); STM-1 프레임을 처리하는 프레임 종단 수단(34); STM-1 프레임으로 부터 VC-4 신호를 추출하는 포인터 해석 및 처리 수단(21); 에러 검출 및 경로 오버헤드상의 정보를 처리하는 VC-4 종단 수단(33); ATM 셀을 ATM 계층으로 출력하는 수신 셀 처리 수단(32); 및 상기 각각의 수단(21,29 내지 34)과 중앙 처리 장치(CPU)를 접속하는 접속 수단(28)를 포함하여 광대역 종합 정보 통신망(B-ISDN)에서 데이타의 안전한 전송을 담당하고, 데이타의 오류를 실시간으로 처리하고, 전송 선로 상에서 발생하는 모든 통계적 에러를 누적하여 망 관리자가 처리하고, ATM 셀의 서비스 속도에 관계없이 비동기적인 방법으로 ATM 셀을 수용할 수 있는 효과가 있다.
-
-
-
-
-
-
-
Search Results
265
records
(took 0.022 seconds)
