-
公开(公告)号：KR1020110070304A
公开(公告)日：2011-06-24
申请号：KR1020090127087
申请日：2009-12-18
Applicant: 한국전자통신연구원
CPC classification number: G06F15/17356 , H04L45/00 , H04L45/24
Abstract: PURPOSE: A communication node of an integrated node system and a communication method thereof are provided to offer an expanded communication infrastructure which extends an interface. CONSTITUTION: An IO node transfers data through an internal interface to a computing node(S200). The computing node creates the received data to share control information. The computing node transfers the share control information through the internal interface to the IO node(S220). On the basis of the share control information, the IO node or the computing node communicates with the external communication device of an integrated node system through an external interface(S230).
Abstract translation: 目的：提供集成节点系统的通信节点及其通信方法，以提供扩展接口的扩展通信基础设施。 构成：IO节点通过内部接口将数据传输到计算节点（S200）。 计算节点创建接收到的数据以共享控制信息。 计算节点通过内部接口将共享控制信息传送到IO节点（S220）。 基于共享控制信息，IO节点或计算节点通过外部接口与集成节点系统的外部通信设备进行通信（S230）。
-
公开(公告)号：KR100314657B1
公开(公告)日：2001-11-15
申请号：KR1019990059974
申请日：1999-12-21
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 본발명은최근 ATM 시스템에서다수의다양한가입자를수용하기위해주로사용하고있는방식인 UTOPIA 레벨-2 접속방식이실제 ATM 시스템에적용되기위해추가적으로요구되는기능들즉, 디바이스간의접속잡음이나신호레벨의변화등으로인해발생할수 있는여러가지비정상적인경우를대처할수 있는장치를구현하기위한것이다. 이를위하여본 발명은, ATM 계층디바이스에서폴링하고자하는다수의물리계층디바이스의주소정보를저장하는폴링순서설정부와; 임의의물리계층디바이스로부터활성상태의 CLAV 신호가전송되면상기활성상태의 CLAV 신호를전송한물리계층디바이스에해당하는 ADDR 선택신호와 ENABLE 발생신호를출력하는 ADDR 선택계수기; 상기 ADDR 선택계수기에서출력되는 ADDR 선택신호에따라상기폴링순서설정부에저장된주소중 해당주소를선택하여상기물리계층디바이스로출력하는 ADDR 선택부; 상기물리계층디바이스로부터전송되는 ATM 셀이유효한지를판단하는유효셀 판단부; 상기물리계층디바이스로부터전송되는 ATM 셀기간을계수하여 ATM 셀수신완료신호를출력하는 ATM 셀계수기; 및 ENABLE 신호를발생하여상기물리계층디바이스로출력하는 ENABLE 신호발생부를포함한다.
-
63.发明授权
公开(公告)号：KR100211987B1
公开(公告)日：1999-08-02
申请号：KR1019960064709
申请日：1996-12-12
IPC: H04L12/43
CPC classification number: H04Q11/0478 , H04J2203/0041 , H04J2203/0042
Abstract: 본 발명은 디지틀 전송 분야의 동기식 전송 시스템 분류 중 단국형, 분기 결합형, 교차 연결형 중에서 교차 연결형에 속하는 것으로서 2.5Gbps급(STM-16)입출력 링크와 링 망 연동 기능을 통합한 동기식 교차 연결 장치에 관한 것이다.
본 발명은 다수의 STM-16 신호에 대한 입출력 기능을 수행하는 입출력 수단과, 상기 입출력 수단의 신호를 교차/연결하는 신호 교차 수단과, 상기 입출력 수단과 상기 신호 교차 수단에 필요한 동기 신호를 출력하는 동기 수단으로 구성되어, 기능부간 다중화된 병렬 AUG 데이타의 접속 관계를 동일하게 함으로써 융통성 있는 기능 구성을 가질 수 있을 뿐만 아니라, 접속되는 신호를 병렬처리하여 안정된 장치를 제공하고, 국간 전송 용량이 2.5Gbps급인 구간에서는 별도의 장치 없이 전송 능력을 가지므로, 규모면에서 경제적이고 효율적으로 구성할 수 있으며, 즉각적인 링 복구 기능을 가짐으로써 생존도를 향상시킨다는 장점이 있다.-
公开(公告)号：KR100179502B1
公开(公告)日：1999-05-15
申请号：KR1019950054000
申请日：1995-12-22
IPC: H04Q11/04
Abstract: 본 발명은 SDH(Synchronous Digital Hierarchy) DXC(Digital Cross-Connect)에 적용되어 시간-공간-시간(Time-Space-Time) 스위치구조를 가지는 DXC의 STM-16 접속회로에 관한 것으로, 특히 타 동기식 전송망 노드(DXC, 분기결합장치, 단국장치)와 STM-16(Synchronous Transport Module level-16) 광신호로 접속되어 중계/다중 구간 섹션 오버헤드의 종단 및 AU(Administrative Unit) 신호에 대한 시간 스위칭 기능을 수행하는 시간 스위치 접속 회로에 관한 것으로, 수신되는 광 신호를 역다중화 하여 AU(Administrative Unit) 신호를 해석/발생하며 그 신호들을 수용하여 타임 스위치 기능을 수행한 후, 외부로 백보드 신호를 송신하는 전단 시간 스위치 수단; 및 외부로부터 백보드 신호를 입력받아 데이타를 정렬하고 시간 스위치 기능을 수행하여 AU 신호 사용/미사용을 결정한 후, 다중화하여 외부로 광신호를 송신하는 후단 시간 스위치 수단을 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR100164110B1
公开(公告)日：1998-12-01
申请号：KR1019950053995
申请日：1995-12-22
IPC: H04L7/00
Abstract: 본 발명은 시스템 클럭 분배 장치에 관한 것으로서, 2쌍의 시스템 클럭 및 시스템 타이밍을 수신하여 출력하는 클럭 수신 수단(11); 2쌍의 시스템 클럭 및 시스템 타이밍과 시스템 클럭 선택 신호를 입력받아 수신된 신호의 장애를 검출하여 장애가 발생하지 않은 클럭을 선택하기 위한 선택 신호를 출력하는 장애감시 및 클럭 자동 선택 수단(12); 상기 클럭 수신 수단(11)으로부터 2쌍의 시스템 클럭과 시스템 타이밍을 입력받아 상기 장애감시 및 클럭 자동 선택 수단(12)의 선택 신호에 의해 선택하여 출력하는 제1 다중화 수단(13); 상기 제1 다중화 수단(13)의 출력을 입력받아 입력된 클럭과 동일 클럭 듀티(duty)를 가지면서 4분주하는 제 1 분주 수단(14); 내부 클럭을 공급하는 내부 오실레이터 수단(15); 상기 내부 오실레이터 수단(15)의 내부 클럭을 입력받아 분주하여 출력하는 제2 분주 수단(16); 상기 제1 다중화 수단(13)의 출력과 상기제1, 제2 분주 수단(14,16)의 출력을 입력받아 상기 장애감시 및 클럭 자동 선택 수단(12)의 선택 신호에 의해 선택하여 출력하는 제2 다중화 수단(17); 및 상기 제2 다중화 수단(17)의 출력을 입력받아 STM-N 신호 처리부와 저속 스위치부 및 저속 신호 다중부로 시스템 분배 클럭과 시스템 분배 타이밍을 생성하여 출력하는 클럭 드라이버 수단(18)을 구비하여 광대역 회선 분배 시스템(BDCS)에서 입력되는 2쌍의 시스템 클럭과 시스템 타이밍을 입력받아 이들의 장애 감시를 통하여 안정된 77.760MHz의 시스템 분배 클럭과 8KHz/2KHz 시스템 분배 타이밍을 광대역 회선 분배 시스템의 STM-N 신호 처리부와 저속 스위치부 및 저속 신호 다중부로 공급할 수 있는 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019980049361A
公开(公告)日：1998-09-15
申请号：KR1019960068062
申请日：1996-12-19
IPC: H04L25/08
Abstract: 동기식 다중장치에 있어서 AU3신호를 VC3신호로 역사상할 때 포인터 조정지터가 발생한다. 이러한 포인터 조정지터는 비트리킹 동작에 따라 1/2비트 단위로 스터핑 처리하여 감소시킨 종래의 AU포인터 조정지터 감소장치가 있다. 그러나 종래의 기술은 포인터 조정의 발생 간격이 급격히 변할 때 비트리킹 발생 간격도 역시 급격히 변하여 이 순간의 지터량이 증가할 수 있다. 따라서 본 발명은 비트리킹 간격은 바로 전에 계산된 값과 현재 계산된 값을 평균하여 발생시킴으로써 간격을 좀 더 완만하게 변화시키면서 이로 인해 발생되는 지터 증가성분을 효과적으로 감소시킬 수 있는 개선된 AU포인터 조정지터 감소기에 관한 것이다. 이러한 지터성분의 감소는 장치 성능을 개선시켜 신뢰성 향상을 가져올 수 있으며, 나아가 전송망의 안정화에 기여하는 효과가 있다.
-
公开(公告)号：KR1019970058246A
公开(公告)日：1997-07-31
申请号：KR1019950054000
申请日：1995-12-22
IPC: H04Q11/04
Abstract: 본 발명은 SDH(Synchronous Digital Hierarchy) DXC(Digital Cross-Connect)에 적용되어 시간-공간-시간(Time-Space-Time) 스위치 구조를 가지는 DXC의 STM-16 접속회로에 관한 것으로, 특히 타 동기식 전송망 노드(DXC, 분기결합장치, 단국장치)와 STM-16(Synchronous Transport Module level-16)광신호로 접속되어 중계/다중 구간 섹션 오버헤드의 종단 및 AU(Administrative Unit) 신호에 대한 시간 스위칭 기능을 수행하는 시간 스위치 접속 회로에 관한 것으로, 수신되는 광신호를 역다중화 하여 AU(Administrative Unit) 신호를 해석/발생하며 그 신호들을 수용하여 타임 스위치 기능을 수행한 후, 외부로 백보드 신호를 송신하는 전단 시간 스위치 추단; 및 외부로부터 백보드 신호를 입력받아 데이타를 정렬하고 시간 스위치 기능을 수행하여 AU 신호 사용/미사용을 결정한 후, 다중화하여 외부로 광신호를 송신하는 후단 시간 스위치 수단을 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1019960027701A
公开(公告)日：1996-07-22
申请号：KR1019940035063
申请日：1994-12-19
IPC: H04L12/26
Abstract: 본 발명은 디지틀 전송장치에서 비동기신호를 스터핑 및 오버헤드 삽입 등의 과정을 거쳐 동기신호로 사상할 시나 그 역과정시 신호처리과정 중 여러가지 요인에 의한 고장을 서비스 중에 연속적으로 감시하여 적절한 유지보수 활동을 취함으로서 서비스의 연속성을 보장하기 위한 자체신호 경로 상의 정상동작 여부를 감시하는 신호경로 에러 검출회로에 관한 것으로, 서비스 중에 연속적인 장치 성능 감시를 수행할 수 있으며 기존의 이중화된 회로보다 간단하고 효율적으로 구성되어 있는 저전력 기법으로서 광범위한 디지탈 신호처리부에 적용할 수 있는 효과가 있다.
-
-
公开(公告)号：KR1019950008216B1
公开(公告)日：1995-07-26
申请号：KR1019920016520
申请日：1992-09-09
IPC: H04L12/00
Abstract: The unit for processing the signal of synchronous transport module 1 is of the synchronous digital hierarchy. It provides an STM-1 signal processing unit to use in a synchronous multiplexer unit processing parallel at one eighth speed of the conventional transport speed. It comprises an MSOH handler(1), an RGNR mode selector(2), an RSOH handler(3), a parallel scrambler(4), a BIP 24 GNTR(5), a BIP 8 DNTR(6), a sending register(7), a timing generator(8), an U-P interface(9), an MSOH processor(10), an RSOH processor(11), etc.
Abstract translation: 用于处理同步传输模块1的信号的单元是同步数字层级。 它提供STM-1信号处理单元，用于在传统传输速度的八分之一速度下并行处理的同步多路复用器单元中。 它包括一个MSOH处理器（1），一个RGNR模式选择器（2），一个RSOH处理器（3），一个并行加扰器（4），一个BIP 24GGTR（5），一个BIP 8 DNTR（6），一个发送寄存器 （7），定时发生器（8），UP接口（9），MSOH处理器（10），RSOH处理器（11）等
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.023 seconds)
