Abstract:
본 발명은 무선 통신 시스템에서의 수신 장치와 방법에 관한 것으로, 더욱 상세하게는 다중 안테나를 이용하는 무선 통신 시스템에서의 수신 장치와 방법에 관한 것이다. 본 발명에 따른 장치는, 복수의 안테나들을 통해 수신된 RF 신호들의 이득을 각각 조절하는 복수의 가변 이득 증폭부들과 상기 복수의 가변 이득 증폭부에서 출력된 신호들을 각각 디지털 신호들로 변환하는 복수의 아날로그 디지털 변환기들을 포함하는 수신 장치에 있어서, 상기 복수의 아날로그 디지털 변환기들에서 출력된 디지털 신호들을 제공받아 상기 복수의 가변 이득 증폭부들의 이득 값들을 계산하고, 상기 계산된 이득 값들 중에서 최소 이득 값을 선택하며, 상기 최소 이득 값과 나머지 이득 값들의 차이 값들을 계산하는 자동 이득 제어기와, 상기 계산된 차이 값들에 따라 상기 복수의 아날로그 디지털 변환기들에서 출력된 디지털 신호들을 감쇄시키는 복수의 노이즈 매칭 증폭기를 포함한다. 디지털 증폭기(Digital Amplifier), 노이즈 분산(Noise Variance), AGC(Automatic Gain Controller), 안테나(Antenna)
Abstract:
PURPOSE: A packet end point detection apparatus in a wireless communication system and a method thereof are provided to improve performance, by preventing successive packet error due to packet length recovery failure. CONSTITUTION: An input buffering part(210) stores consecutive data in the unit of symbol. An output signal of the input buffering part is transferred to an FFT processing part(220) and a frequency error estimator(240). The FFT processing part performs fast Fourier operation of the data of the input buffering part. A phase tracking part(230) tracks the phase of the data. The frequency error estimator estimates CFO from the input/output of the input buffering part and phase information of the phase tracking part. A frequency error compensation part(250) compensates CFO using the CFO value. A self-correlation calculation part(260) calculates self-correlation of a cyclic code stored in a buffer. A packet end detector(270) judges the end of a packet. A receiver finite processing unit(280) determines the state of a receiver.
Abstract:
PURPOSE: A signal detection apparatus and method in a wireless communication system are provided to detect an HT signal with correlation between input OFDM symbols of OFDM symbols. CONSTITUTION: An FFT(Fast Fourier Transform)(503) performs the FFT of transformed symbols. A compensation unit(504) compensates gain discord between the I channel and Q-channel of the transformed symbol. A mapping unit(505) maps the symbols of the compensated channel in a constellation diagram. A detection unit(506) extracts correlation results through the correlation of the mapped symbols. The detection unit detects an HT(High Throughput) signal through the extracted correlation result.
Abstract:
PURPOSE: A packet mode auto-detection in multi-mode wireless communication system, a signal field transmission for the packet mode auto-detection, and a gain control based on the packet mode are provided to improve the packet mode detection accuracy. CONSTITUTION: A method for automatically detecting a packet mode in a wireless communication system supporting a multiple transmission mode includes: acquiring at least one of data rate information, packet length information and channel bandwidth information from a transmitted frame; and determining the packet mode on the basis of the phase rotation check result of a symbol transmitted after a signal field signal and at least one of the data rate information, the packet length information and the channel bandwidth information acquired from the transmitted frame.
Abstract:
본 발명은 다중입력 다중출력 시스템을 위한 복호화 장치 및 그 방법에 관한 것이다. 수신 신호 벡터로부터 추정된 채널 행렬과 다중 대각화 행렬을 이용하여 수신 신호 벡터에 대한 선형 처리를 수행하고, 선형 처리의 결과를 이용하여 트렐리스 복호를 통해 연판정 값을 얻어낸다. 다중 대각화 행렬을 이용하여 선형 전처리를 수행하기 때문에 좋은 패킷 에러율(Packet Error Rate) 성능을 가지면서 복잡도가 적은 다중 입력 다중 출력 신호의 수신이 가능하다. 또한, 신호의 간섭 부분 제거 과정에서, 실효 채널 행렬을 다중 대각화한 다중 대각화 행렬을 토대로 테일-비트 트렐리스(Tail-biting Trellis) 복호 방법을 이용하기 때문에, 심볼에 대한 연판정 값을 간단한 하드웨어 장치와 적은 연산 복잡도로 생성할 수 있다. 다중입력 다중출력, 복호기, 다중 대각화 행렬, 트렐리스(Trellis) 복호, 잡음 전력
Abstract:
A receiving device in a MIMO(Multiple Input Multiple Output) system and a method thereof are provided to remove interference between spatial streams and reduce operation complexity and delay time necessary for interference removal. A dividing unit(201) calculates single and upper triangular matrix vector about a reception signal vector. A first symbol estimator estimates a part symbol by using matrix vectors. An LLR(Log Likelihood Ratio) calculating unit(203) calculates the bit unit LLR about the presumed a part symbol. An interference removing unit(204) removes Interference in a received signal vector by using LLR. The rest symbol is linearly estimated the second symbol presumption unit from the signal from which interference is removed.
Abstract:
An apparatus and a method for decoding a low density parity check code using a plurality of basic parity check matrixes are provided to perform a decoding process at high speed while reducing complexity by partially processing a parity check matrix successively. A parity check matrix selecting unit(910) determines a plurality of basic parity check matrixes according to a size of sub-matrix and a paralleling number. A bit input unit(920) receives the log likelihood ratio value about the input bit according to a size of sub-matrix and the paralleling number. A check matrix processor(930) partially processes the parity check matrix successively by using the received log likelihood ratio value and the plurality of basic parity check matrixes. A bit processor restores the input bit according to the size of sub-matrix and the paralleling number by determining the bit level from the partially parallel processed parity check matrix value.