-
公开(公告)号：KR1020110065632A
公开(公告)日：2011-06-16
申请号：KR1020090122210
申请日：2009-12-10
Applicant: 한국전자통신연구원 , 서울과학기술대학교 산학협력단
Abstract: PURPOSE: A method and method for transceiving additional data at a high speed by using a variable code set mapping are provided to increase data transmission rate according to the number of a diffusion code of a variable code set. CONSTITUTION: A variable code set storage unit(130) stores channel condition and a variable chord set. A mapping unit(140) selects a variable code set corresponding to channel condition. The mapping unit selects a preset spreading code corresponding to the supplementary data included in the preset size. A spreading/modulating unit(150) diffuses or modulates a data frame to be transmitted by using the selected diffused code.
Abstract translation: 目的：提供一种通过使用可变代码集映射来高速收发附加数据的方法和方法，以根据可变代码集的扩散码的数量增加数据传输速率。 构成：可变代码集存储单元（130）存储信道条件和可变和弦集合。 映射单元（140）选择与信道条件对应的可变码集。 映射单元选择与包括在预设大小中的补充数据相对应的预设扩展码。 扩展/调制单元（150）通过使用所选择的扩散码来扩散或调制要发送的数据帧。
-
公开(公告)号：KR1020000038090A
公开(公告)日：2000-07-05
申请号：KR1019980052952
申请日：1998-12-03
IPC: H04L7/00
Abstract: PURPOSE: A jitter absorption and serial-parallel conversion device is provided to simplify a structure of a circuit by combining an elastic buffer and a serial-parallel converter. CONSTITUTION: A jitter absorption and serial-parallel conversion device comprises a timing signal generator(102), a first and a second shift register(101,102), a 2:1 selector(104), a 1 byte register(105), and a 2 byte register(106). The timing signal generator generates a selection signal and a parallel load signal as a timing signal. The first and the second shift registers comprise a first to a fourth flipflop to store serial data. The 2:1 selector outputs selectively the input data stored in the first and the second shift registers. The 1-byte register converts the data output from the 2:1 selector to parallel data. The 2 byte register latches the parallel data output from the 1 byte register.
Abstract translation: 目的：提供抖动吸收和串并转换装置，通过组合弹性缓冲器和串并联转换器来简化电路的结构。 构成：抖动吸收和串并转换装置包括定时信号发生器（102），第一和第二移位寄存器（101,102），2：1选择器（104），1字节寄存器（105）和 2字节寄存器（106）。 定时信号发生器产生选择信号和并行负载信号作为定时信号。 第一和第二移位寄存器包括用于存储串行数据的第一至第四触发器。 2：1选择器选择性地输出存储在第一和第二移位寄存器中的输入数据。 1字节寄存器将从2：1选择器输出的数据转换为并行数据。 2字节寄存器锁存从1字节寄存器输出的并行数据。
-
公开(公告)号：KR100258093B1
公开(公告)日：2000-06-01
申请号：KR1019970065712
申请日：1997-12-03
IPC: H04L7/02
Abstract: PURPOSE: A device of synchronizing buffer of an ATM switch is provided to reduce the number of devices and the number of the pins of the switch by using an output buffer ATM switch as a master/slave , and by synchronizing reading and writing the cell storage buffer. CONSTITUTION: In a device of synchronizing buffer of an ATM switch, a section of input synchronization, multiplexing and extracting header data(39) synchronizes and multiplexes a cell data of bit streams and extracts the header data. The extracted head data is sent to a routing controller(311) and the cell data is sent to a buffer controller. The routing controller(311) produces a write/read request signal(35) responding to the received header data and sends the signal to a cell buffer controller(310). The cell buffer controller(310) produces a cell buffer control signal, that is, selection/write/read address responding to the routing controller(311). A master switching device reads or writes into the cell buffer using the cell buffer control signal and sends the control signal to a slave switching device. The slave switching device reads or writes into the cell buffer with the control signal sent from the master switching device not with a cell buffer control signal(36) the slave switching device has created on its own. Cells(37) read from the buffer are reverse multiplexed and converted by a reverse multiplexor/parallel-serial convertor(312).
Abstract translation: 目的：提供ATM交换机同步缓冲器的装置，通过使用输出缓冲器ATM交换机作为主/从机，通过同步读取和写入存储单元来减少设备数量和交换机引脚数量 缓冲。 构成：在ATM交换机的同步缓冲器的设备中，输入同步，复用和提取标题数据（39）的一部分同步并复用位流的单元数据并提取标题数据。 提取的头数据被发送到路由控制器（311），并且小区数据被发送到缓冲器控制器。 路由控制器（311）产生响应于所接收的报头数据的写/读请求信号（35），并将信号发送到信元缓冲控制器（310）。 单元缓冲器控制器（310）产生单元缓冲器控制信号，即响应于路由控制器（311）的选择/写/读地址。 主交换设备使用单元缓冲器控制信号读取或写入单元缓冲器，并将控制信号发送到从设备。 从设备开关设备以从主交换设备发送的控制信号不用从属交换设备自己创建的单元缓冲控制信号（36）读或写入单元缓冲器。 从缓冲器读取的单元（37）被反向多路复用并由反向多路复用器/并行串行转换器（312）转换。
-
公开(公告)号：KR1020110021613A
公开(公告)日：2011-03-04
申请号：KR1020090122209
申请日：2009-12-10
Applicant: 한국전자통신연구원 , 서울과학기술대학교 산학협력단
Abstract: PURPOSE: A position recognition apparatus using OFDM(Orthogonal Frequency Division Multiplexing) watermarking and a method thereof are provided to calculate the position of a mobile terminal even GPS signal is not received or error is generated in GPS signal receiving. CONSTITUTION: A correlation character extracting unit(250) distinguishes OFDM transmitters based on the result of the correlation character extraction. The correlation character extracting unit calculates correlation characteristic peak values of OFDM transmitters which are obtained through matching filter. An OFDM position calculation unit(260) calculates distances from the OFDM transmitters according to the size of correlation character peak values of the OFDM transmitters. The OFDM position calculation unit calculates the position by using distance values of more than three OFDM transmitters.
Abstract translation: 目的：提供使用OFDM（正交频分复用）水印的位置识别装置及其方法来计算移动终端的位置，即使GPS信号未被接收或在GPS信号接收中也产生错误。 构成：相关字符提取单元（250）根据相关字符提取的结果区分OFDM发送器。 相关特征提取单元计算通过匹配滤波器获得的OFDM发射机的相关特征峰值。 OFDM位置计算单元（260）根据OFDM发射机的相关字符峰值的大小计算来自OFDM发射机的距离。 OFDM位置计算单元通过使用多于三个OFDM发射机的距离值来计算位置。
-
Patent Agency Ranking
公开(公告)号：KR100283626B1
公开(公告)日：2001-03-02
申请号：KR1019980052952
申请日：1998-12-03
IPC: H04L7/00
Abstract: 본 발명의 목적은 고속 데이터 전송에서, 전송 선로가 이상적이지 못하기 때문에 나타나는 지터를 간단한 쉬프트 레지스터로 구성된 완충 버퍼를 이용하여 흡수하고, 동시에, 입력 직렬 데이터에서 추출한 클럭에 독립적인 외부 입력 클럭을 이용하여 데이터를 완충 버퍼에서 읽어내며, 또한 이 클럭을 이용하여 입력 직렬 데이터의 지터가 존재하지 않는 병렬 데이터로 출력하도록 하는 지터 흡수 및 직렬-병렬 변환장치를 제공함에 있다. 이와같은 본 발명은 완충 버퍼(elastic buffer)와 직렬-병렬 변환 장치를 결합함으로써, 고속 회로에서 중요한 요소인 간단한 회로 구성으로 구현이 가능하고, 디지털 회로로만 구성되어 있기 때문에 직접회로가 가능하며, 쉬프트레지스터와 타이밍 신호 장치만 변경하면 슬립 비트(slip bit)수를 증가시킬 수 있는 효과가 있다.
-
公开(公告)号：KR1019990048445A
公开(公告)日：1999-07-05
申请号：KR1019970067119
申请日：1997-12-09
IPC: H03M9/00
Abstract: 본 발명은 고속 병렬-직렬 변환장치(High Speed Parallel to Serial Converter)에 관한 것으로, 이와같은 본 발명은 병렬 데이터의 각 바이트 시간 간격(Byte Period)마다 비트 클럭에 동기 되고 단위 비트 시간 폭을 갖는 신호를 생성하여 병렬 데이터의 직렬 변환 시점을 표시하는 병렬 로드 신호를 생성하고, 이 생성된 병렬 로드 신호의 타이밍을 검사하여 생성된 병렬 로드 신호가 정확한 병렬-직렬 변환을 위하여 바이트 시간을 기준으로 안정된 구간 내에서 생성 되었으면 이를 이용하여 병렬 데이터를 직렬 데이터로 변환하고 구간을 벗어 났을 때는 바이트 시간을 기준으로 안정된 구간에서 생성된 새로운 병렬 로드 신호를 이용하여 병렬 데이터를 직렬 데이터로 변환 함으로써 고속에서도 정확한 직렬 데이터를 발생할 수 있는 효과가 있다.
아울러, 본 발명은 바이트 클럭 지터의 크기가 비트 클럭의 단위 시간(Bit Clock Priod)보다 큰 경우에도 안정되게 동작하며 바이트 클럭과 비트 클럭의 주파수 차이가 클수록 안정되게 동작 하며 바이트 클럭과 비트 클럭의 위상을 독립적으로 할 수 있는 장점을 가진다.-
公开(公告)号：KR101556795B1
公开(公告)日：2015-10-02
申请号：KR1020090122210
申请日：2009-12-10
Applicant: 한국전자통신연구원 , 서울과학기술대학교 산학협력단
Abstract: 가변코드셋매핑을이용해서부가데이터를고속으로송/수신하는장치및 방법을제안한다. 본발명의실시예에따라고속으로부가데이터를송신하는방법은, 송신할채널상태를확인하고, 채널상태별로기설정된가변코드셋들을중에서상기확인한채널상태에대응하는가변코드셋을선택하고, 선택된가변코드셋에포함된확산코드들중에서기설정된크기로입력되는부가데이터에대응하는기설정된확산코드를선택하고, 선택된확산코드를이용해서송신할데이터프레임을확산변조하고, 확산변조된데이터프레임을송신함으로써부가데이터를송신한다.
-
公开(公告)号：KR1019990047351A
公开(公告)日：1999-07-05
申请号：KR1019970065712
申请日：1997-12-03
IPC: H04L7/02
Abstract: 본 발명은 비트분할출력 버퍼형 ATM스위치의 버퍼동기장치에 관한 것으로서, 별도의 제어소자없이 분할된 입력셀의 각 비크들이 동기되어 버퍼에 쓰고 읽기 위해 각 비트들을 저장하기 위한 버퍼수단, 버퍼선택신호와 쓰기번지를 생성하는 쓰기신호생성수단, 쓰기신호생성수단에서 출력되는 제어신호를 부호화하는 쓰기신호 부호화수단, 부호화된 쓰기신호를 보드상의 전달과정에서의 오류유무를 확인할 수 있도록 신호를 생성하는 출력쓰기신호보호비트생성수단, 입력되는 쓰기신호를 보드상의 전달과정에서의 오류를 확인하는 입력쓰기신호 보호비트확인수단, 입력쓰기신호 보호비트확인수단에서 출력되는 쓰기신호를 복호화하여 쓰기번지와 버퍼선택신호를 추출하는 입력쓰기신호 복호화수단, 버퍼수단에 읽기 제어신호를 생성하는 읽기신호� �성수단, 읽기신호생성수단에서 출력되는 제어신호를 부호화하는 읽기신호부호화수단, 부호화된 제어신호를 보드상의 전달과정에서의 오류유무를 확인할 수 있도록 신호를 생성하는 출력읽기신호 보호비트 생성수단, 입력되는 읽기신호를 보드상의 전달과정에서의 오류룰 확인하는 입력읽기신호 보호비트 확인수단, 입력 읽기신호 보호비트 확인수단에서 출력되는 제어신호를 복호화하여 읽기번지와 버퍼선택신호를 추출하는 읽기신호복호화수단으로 구성함으로써, 스위치동작의 안정성을 확인할 뿐만 아니라 스위치 보드내의 소자수와 핀 수를 줄일 수 있는 효과가 있다.
-
公开(公告)号：KR1019980014202A
公开(公告)日：1998-05-25
申请号：KR1019960033061
申请日：1996-08-08
IPC: H04L12/707 , H04L12/24 , H04L12/54 , H04L12/70
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
출력버퍼형 비동기전달모드 스위칭장치.
2. 발명이 해결하려고 하는 기술적 과제
ATM 스위칭장치가 NxN일 때 셀의 주소를 동일한 크기의 부분 주소 n개로 분할하여 부분 주소별로 순차적으로 라우팅하다 충돌이 발생했을 때, 충돌 발생시의 부분 주소부터 다시 라우팅할 수 있는 우회링크를 이용한 출력버퍼형 ATM 스위칭장치를 제공하고자함.
3. 발명의 해결방법의 요지
출력버퍼형 ATM 스위치망에 있어 스위칭 단간에 우회링크를 구비하여 입력된 셀의 출력 주소를 임의의 크기의 부분 주소로 분할하고, 포인터에 따라 라우팅시 충돌이 발생한 셀들은 우회 링크를 통해 포인터 값의 변화없이 출력하고, 우회 링크도 점유되어 해당 부분 주소와는 다른 정상 링크로 출력되는 셀들은 포인터의 값을 초기값으로 하여 출력하고, 셀이 목적 정상 링크를 통해 다음 스위칭 단으로 출력되면 포인터 값을 1감소시켜 출력하여 최종적으로 포인터 값이 0이되면 해당 출력단의 출력버퍼를 통해 출력되도록 함.
4. 발명의 중요한 용도
스위칭장치에 이용됨.
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.023 seconds)
