KR20210026992A - Method of converting analog signal to digital information having a plurality of bits

    公开(公告)号:KR20210026992A

    公开(公告)日:2021-03-10

    申请号:KR1020190137433A

    申请日:2019-10-31

    Inventor: 김성권

    CPC classification number: H03M1/366 H03M1/002

    Abstract: 본 발명의 실시예에 따르면, 복수의 기준 전류와 상기 아날로그 신호의 제1 입력 전류 간 비교 결과를 이용하여 n비트의 제1 디지털 정보를 출력하는 단계, 상기 제1 디지털 정보로부터 계산되는 아날로그 값과 상기 제1 입력 전류 간 차를 2
    n 배하여 제2 입력 전류를 계산하는 단계, 그리고 상기 복수의 기준 전류와 상기 제2 입력 전류 간 비교 결과를 이용하여 상기 제1 디지털 정보의 하위 비트인 n비트의 제2 디지털 정보를 출력하는 단계를 포함하는 아날로그 신호를 복수의 비트의 디지털 정보로 변환하는 방법이 제공된다.

    KR20210026991A - Current memory device
    2.
    发明专利

    公开(公告)号:KR20210026991A

    公开(公告)日:2021-03-10

    申请号:KR1020190137430A

    申请日:2019-10-31

    Inventor: 김성권

    CPC classification number: G11C27/028

    Abstract: 본 발명의 실시예에 따른 전류 메모리 장치는 복수의 N형 MOS를 이용하며 캐스코드(cascode) 회로로 형성되는 제1 전류 거울 회로, 복수의 P형 MOS를 이용하며 캐스코드 회로로 형성되는 제2 전류 거울 회로, 상기 제1 전류 거울 회로와 상기 제2 전류 거울 회로 사이에 연결되는 더미 캐패시터, 그리고 상기 복수의 P형 MOS 중 적어도 하나의 게이트 단자와 드레인 단자 사이에 연결되는 스위치 회로를 포함한다.

    전류 메모리 장치
    3.
    发明申请

    公开(公告)号:WO2021040154A1

    公开(公告)日:2021-03-04

    申请号:PCT/KR2019/018620

    申请日:2019-12-27

    Inventor: 김성권

    Abstract: 본 발명의 실시예에 따른 전류 메모리 장치는 복수의 N형 MOS를 이용하며 캐스코드(cascode) 회로로 형성되는 제1 전류 거울 회로, 복수의 P형 MOS를 이용하며 캐스코드 회로로 형성되는 제2 전류 거울 회로, 상기 제1 전류 거울 회로와 상기 제2 전류 거울 회로 사이에 연결되는 더미 캐패시터, 그리고 상기 복수의 P형 MOS 중 적어도 하나의 게이트 단자와 드레인 단자 사이에 연결되는 스위치 회로를 포함한다.

    클락-피드스루(CLOCK-FEEDTHROUGH) 최소화를 위한 전류메모리 회로
    4.
    发明申请
    클락-피드스루(CLOCK-FEEDTHROUGH) 최소화를 위한 전류메모리 회로 审中-公开
    用于最小化时钟的当前存储器电路

    公开(公告)号:WO2017026569A1

    公开(公告)日:2017-02-16

    申请号:PCT/KR2015/009166

    申请日:2015-09-01

    Inventor: 김성권

    CPC classification number: G11C7/06 G11C7/10

    Abstract: 본 발명은 클락-피드스루 최소화를 위한 전류메모리 회로에 관한 것으로, 제1형 MOS로 구현된 제1 메모리 커패시터, 제2형 MOS로 구현된 제2 메모리 커패시터, 및 상기 제1 메모리 커패시터 및 상기 제2 메모리 커패시터를 연결하는 더미 커패시터를 포함하되, 상기 제1 메모리 커패시터 및 상기 제2 메모리 커패시터는 전류 거울인 것을 특징으로 한다. 보다 정확한 성능을 지니며 전력 소모가 적고 집적화가 가능한 전류메모리 회로를 제공한다.

    Abstract translation: 本发明涉及一种用于最小化时钟馈通的电流存储电路,其包括:实现为1型MOS的第一存储电容器; 实现为2型MOS的第二存储电容器; 以及用于连接第一存储电容器和第二存储电容器的虚拟电容器,其中第一存储电容器和第二存储电容器是电流镜。 提供了具有更精确的性能,低功耗和集成能力的当前存储器电路。

    송신기 신호를 식별하기 위한 저간섭 확산 코드용 부분상관정합필터 및 필터링 방법
    6.
    发明公开
    송신기 신호를 식별하기 위한 저간섭 확산 코드용 부분상관정합필터 및 필터링 방법 有权
    使用干扰消除扩展码进行TXID的部分匹配滤波

    公开(公告)号:KR1020080018078A

    公开(公告)日:2008-02-27

    申请号:KR1020060125156

    申请日:2006-12-08

    CPC classification number: H04B1/7093 H04B1/7097

    Abstract: A partial correlation matched filter for TxID(Transmitter Identification) using an interference cancelled spreading code and a filtering method thereof are provided to deduce correlation characteristics within a short time by minimizing chip correlation operations of a correlation calculation part of a ZCD(Zero Correlation Duration) code having a long period used for watermarking in a receiving terminal, and reduce hardware volume and power consumption. A first shift register(22) shifts a transmitted spreading code. A ZCD code controller(21) outputs a switch signal in order to remove zero components among the spreading codes outputted from the first shift register. A component removing unit removes the zero components from the output of the first shift register through the switch signal of the ZCD code controller. A partial correlator(23) calculates a correlation value with a reference code after receiving the spreading code where the zero components are removed by the zero component removing unit.

    Abstract translation: 提供使用干扰抵消的扩展码的TxID(发射机识别)的部分相关匹配滤波器及其滤波方法,以通过使ZCD的相关计算部分(零相关持续时间)最小化码片相关运算来在短时间内推断相关特性, 具有用于在接收终端中进行水印处理的长周期的代码,并且减少硬件体积和功耗。 第一移位寄存器(22)移位发送的扩展码。 ZCD码控制器(21)输出开关信号,以便从第一移位寄存器输出的扩展码中去除零分量。 元件去除单元通过ZCD代码控制器的开关信号从第一移位寄存器的输出中除去零分量。 部分相关器(23)在接收到由零分量去除单元去除零分量的扩展码之后,用参考码计算相关值。

    송신기 신호를 식별하기 위한 저간섭 확산 코드용 부분상관정합필터 및 필터링 방법
    7.
    发明授权
    송신기 신호를 식별하기 위한 저간섭 확산 코드용 부분상관정합필터 및 필터링 방법 有权
    使用干扰消除传播码对TxID进行部分匹配过滤

    公开(公告)号:KR100829869B1

    公开(公告)日:2008-05-16

    申请号:KR1020060125156

    申请日:2006-12-08

    Abstract: 본 발명은 자기 상관 사이드러브가 완벽하게 영(0)이 되거나, 코드간의 상호상관 특성이 모든 시간 구간에서 완벽하게 영(0)이 되는 저간섭 확산코드인 부분 블록형 ZCD(Zero Correlation Duration) 코드를 이용함으로써, 수신단에서 워터마킹에 사용되는 긴 주기를 갖는 ZCD 코드의 상관 계산 부분의 칩 상관 동작을 최소화하고 하드웨어 부피 및 전력 소비를 감소시킬 수 있는 부분상관 정합 필터 및 그 방법에 관한 것으로, 송신기 신호를 식별하기 위한 ZCD 확산 코드에 대한 정합 필터에 있어서, 송신된 확산 코드를 시프트시키는 제1 시프트 레지스터; 스위치 신호를 출력하는 ZCD 코드 제어수단; 상기 스위치 신호에 의해 상기 제1 시프트 레지스터의 출력에서 제로 성분을 제거하는 제로 성분 제거수단; 및 상기 제로 성분 제거수단에 의해 제로 성분이 제거된 확산 코드를 입력받아 참조 코드와의 상관값을 계산하는 부분 상관수단을 포함한다.
    TxID, 송신기, 식별, ZCD, 코드, 상관, 필터, 정합, 방송

    OFDM 워터마킹을 이용한 위치인식 장치 및 방법
    8.
    发明公开
    OFDM 워터마킹을 이용한 위치인식 장치 및 방법 有权
    使用OFDM水印的位置实现的装置和方法

    公开(公告)号:KR1020110021613A

    公开(公告)日:2011-03-04

    申请号:KR1020090122209

    申请日:2009-12-10

    CPC classification number: G01S3/14 H04W64/00

    Abstract: PURPOSE: A position recognition apparatus using OFDM(Orthogonal Frequency Division Multiplexing) watermarking and a method thereof are provided to calculate the position of a mobile terminal even GPS signal is not received or error is generated in GPS signal receiving. CONSTITUTION: A correlation character extracting unit(250) distinguishes OFDM transmitters based on the result of the correlation character extraction. The correlation character extracting unit calculates correlation characteristic peak values of OFDM transmitters which are obtained through matching filter. An OFDM position calculation unit(260) calculates distances from the OFDM transmitters according to the size of correlation character peak values of the OFDM transmitters. The OFDM position calculation unit calculates the position by using distance values of more than three OFDM transmitters.

    Abstract translation: 目的:提供使用OFDM(正交频分复用)水印的位置识别装置及其方法来计算移动终端的位置,即使GPS信号未被接收或在GPS信号接收中也产生错误。 构成:相关字符提取单元(250)根据相关字符提取的结果区分OFDM发送器。 相关特征提取单元计算通过匹配滤波器获得的OFDM发射机的相关特征峰值。 OFDM位置计算单元(260)根据OFDM发射机的相关字符峰值的大小计算来自OFDM发射机的距离。 OFDM位置计算单元通过使用多于三个OFDM发射机的距离值来计算位置。

    단일 다이오드를 사용한 ADCL 인버터
    9.
    发明授权
    단일 다이오드를 사용한 ADCL 인버터 有权
    带单二极管的ADCL逆变器

    公开(公告)号:KR101722558B1

    公开(公告)日:2017-04-04

    申请号:KR1020150122010

    申请日:2015-08-28

    Inventor: 김성권

    Abstract: 본발명은단일다이오드를사용한 ADCL 인버터에관한것이다. 본발명의단일다이오드를사용한 ADCL 인버터는, 소스단자는 AC 전원입력단(Vdd)에접속되고, 게이트단자는바이어스전압입력단(Vin)에접속되며, 풀-업(pull-up) 네트워크시동작하는 PMOS와; 드레인단자는상기 PMOS의드레인단자와접속되고, 게이트단자는상기 PMOS의게이트단자와공통접속되어상기바이어스전압입력단(Vin)에접속되며, 풀-다운(pull-down) 네트워크시동작하는 NMOS; 및상기 NMOS의소스단자에애노드단자가접속되고, 캐소드단자는상기 AC 전원입력단(Vdd)에접속되며, 풀-다운(pull-down) 네트워크시전류가상기 NMOS 쪽으로역류하는것을방지하는다이오드를포함한다. 이와같은본 발명에의하면, 기존의 ADCL 인버터회로에서 PMOS쪽의다이오드를제거함으로써풀-업(pull-up) 네트워크동작시 ADCL 인버터의특징을그대로유지하면서출력효율을향상시킬수 있다.

    Abstract translation: 本发明涉及一种使用单个二极管的ADCL逆变器。 ADCL逆变器与本发明的单个二极管,源极端子被连接到交流电源输入端(VDD),栅极端子被连接到偏置电压输入端(VIN),上拉(上拉)PMOS中的网络的情况下,操作 和; 漏极端子连接到PMOS的漏极端子,栅极端子连接到PMOS的栅极端子并连接到偏置电压输入端子Vin,并且在下拉网络中操作; 二极管用于防止回流下(下拉),网络时向NMOS电流 - 和是连接到NMOS的源极端的阳极端子,阴极端子连接到所述交流电源输入端(VDD),游泳池 的。 根据本发明,通过在传统的ADCL逆变器电路中去除PMOS侧的二极管,可以在保持ADCL逆变器的上拉网络操作特性的同时提高输出效率。

    배터리 방전 회로의 전압 안정화 장치 및 방법, 전압 안정화 장치를 포함하는 배터리 방전 시스템
    10.
    发明公开
    배터리 방전 회로의 전압 안정화 장치 및 방법, 전압 안정화 장치를 포함하는 배터리 방전 시스템 有权
    用于电池放电电路的电压稳定装置和电压稳定方法以及包括电压稳定装置的电池放电系统

    公开(公告)号:KR1020160081024A

    公开(公告)日:2016-07-08

    申请号:KR1020140194097

    申请日:2014-12-30

    CPC classification number: Y02E60/60 H02J3/36 H02J7/00 H02J2003/365

    Abstract: DC 마이크로그리드의전압과배터리의방전전압간의차이를비교하는전압비교부, DC 마이크로그리드및 배터리사이에연결되는적어도하나의부가 DC-DC 컨버터, 전압간의차이를기초로, 적어도하나의부가 DC-DC 컨버터의연결을제어하는제어신호를발생시키는제어부, 및제어신호에따라적어도하나의부가 DC-DC 컨버터를 DC 마이크로그리드에포함된 AC-DC 컨버터와 DC-DC 컨버터사이에연결또는바이패스(bypass)시키는적어도하나의스위치를포함하는, 배터리방전회로의전압안정화장치를제공할수 있다.

    Abstract translation: 本发明提供一种电池放电电路的稳压装置,包括:电压比较单元,比较直流微电网的电压和电池的放电电压之间的差; 连接在DC微电网和电池之间的至少一个DC-DC转换器; 控制单元,基于所述电压之间的差产生控制至少一个相加的DC-DC转换器的连接的控制信号; 以及至少一个开关,其将包括在所述DC微电网中的AC-DC转换器与所述DC-DC转换器之间的所述至少一个附加的DC-DC转换器连接。

Patent Agency Ranking