-
公开(公告)号：CN119230552A
公开(公告)日：2024-12-31
申请号：CN202410156670.6
申请日：2024-02-04
Applicant: 三星电子株式会社
Inventor： 金成玟
IPC: H01L27/092 , H01L23/48
Abstract: 提供了半导体装置，所述半导体装置包括：基底，包括有源图案；沟道图案，在有源图案上，其中，沟道图案包括多个半导体图案；源极/漏极图案，连接到所述多个半导体图案；栅电极，在沟道图案上沿第一方向延伸，其中，栅电极包括在所述多个半导体图案之中的第一半导体图案与第二半导体图案之间的内栅电极；以及内栅极间隔件，在内栅电极与源极/漏极图案之间，其中，内栅极间隔件包括中心部分和边缘部分，中心部分在第二方向上具有第一厚度，边缘部分在第二方向上具有第二厚度，第一厚度大于第二厚度，第一半导体图案和第二半导体图案在第三方向上彼此相邻。
-
公开(公告)号：CN116613162A
公开(公告)日：2023-08-18
申请号：CN202310099129.1
申请日：2023-02-08
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了半导体器件及其制造方法。该半导体器件包括：包括第一区域和第二区域的衬底；在衬底中的器件隔离图案；在衬底的第一区域上的下分离电介质图案；在下分离电介质图案上的第一沟道图案；第一栅电极，在第一沟道图案上，并包括在下分离电介质图案和最下面的第一沟道图案之间的第一栅极部分；以及第一源极/漏极图案，在第一栅电极的相反侧并与第一沟道图案的侧表面接触。下分离电介质图案的底表面在高于或等于器件隔离图案的底表面的水平的水平。下分离电介质图案的顶端在比第一栅极部分的底表面的水平高的水平。
-
公开(公告)号：CN108573925B
公开(公告)日：2023-08-15
申请号：CN201810192341.1
申请日：2018-03-08
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092 , H01L21/336 , H01L29/78
Abstract: 提供了一种制造半导体器件的方法。形成包括一个或多个牺牲层和堆叠在衬底上的一个或多个半导体层的堆叠结构。在所述堆叠结构上形成包括虚设栅极和虚设间隔件的虚设栅极结构。使用虚设栅极结构蚀刻堆叠结构以形成第一凹部。蚀刻一个或多个牺牲层。去除虚设间隔件。间隔件膜形成在所述虚设栅极、所述一个或多个半导体层和所述一个或多个牺牲层上。使用虚设栅极和间隔件膜来蚀刻半导体层和间隔件膜以形成第二凹部。形成形成在虚设栅极上的外部间隔件和形成在一个或多个牺牲层上的内部间隔件。在所述第二凹部中形成源极/漏极区。
-
公开(公告)号：CN110364526B
公开(公告)日：2023-07-04
申请号：CN201910084747.2
申请日：2019-01-29
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/423 , H01L21/8234
Abstract: 提供了一种半导体器件，其包括彼此间隔开并沿第一方向延伸的第一多沟道有源图案和第二多沟道有源图案。该半导体器件还包括第一栅极结构和第二栅极结构，其分别在第一多沟道有源图案和第二多沟道有源图案上、沿第二方向延伸并分别包括第一栅极绝缘膜和第二栅极绝缘膜。第一多沟道有源图案的侧壁包括与第一栅极绝缘膜接触的第一部分、不与第一栅极绝缘膜接触的第二部分、与第二栅极绝缘膜接触的第三部分和不与第二栅极绝缘膜接触的第四部分。另外，第一多沟道有源图案的第一部分的高度大于第一多沟道有源图案的第三部分的高度。
-
公开(公告)号：CN116169142A
公开(公告)日：2023-05-26
申请号：CN202211492602.4
申请日：2022-11-25
Applicant: 三星电子株式会社
Inventor： 金成玟
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件，包括：掩埋互连线，在第一方向上延伸；栅电极，在与掩埋互连线相交的第二方向上延伸；以及沟道层，在与第一方向和第二方向垂直的第三方向上彼此间隔开。沟道层被栅电极包围，并且掩埋互连线包括在第三方向上堆叠的金属层和半导体层。该半导体器件包括：掩埋绝缘层，在沟道层与掩埋互连线之间；以及第一源/漏区和第二源/漏区，在栅电极的两侧上与沟道层接触。第二源/漏区穿透掩埋绝缘层并与半导体层接触。该半导体器件包括：接触插塞，在第一源/漏区上；以及通孔，在掩埋互连线下方。
-
Patent Agency Ranking
公开(公告)号：CN115207121A
公开(公告)日：2022-10-18
申请号：CN202210185705.X
申请日：2022-02-28
Applicant: 三星电子株式会社
Inventor： 金成玟
IPC: H01L29/78 , H01L23/48 , H01L23/528
Abstract: 提供了半导体装置。所述半导体装置包括：基体基底；第一电极板，位于基体基底上；第一电力轨，位于第一电极板上，第一电力轨在第一水平方向上延伸并且在垂直方向上与第一电极板重叠；第二电力轨，位于第一电极板上，第二电力轨在第一水平方向上延伸并且在垂直方向上与第一电极板重叠，并且第二电力轨在与第一水平方向不同的第二水平方向上与第一电力轨间隔开；第一电力轨接触件，将第一电极板和第一电力轨电连接；绝缘层，位于基体基底上，以围绕第一电极板、第一电力轨和第二电力轨；以及栅电极，在绝缘层上在第二水平方向上延伸。
-
-
公开(公告)号：CN114068718A
公开(公告)日：2022-02-18
申请号：CN202110862128.9
申请日：2021-07-29
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种半导体器件包括：衬底，具有彼此分开的第一区域和第二区域；层叠结构，包括交替地堆叠在衬底上的至少一个牺牲层和至少一个有源层；第一隔离绝缘层，在第一区域上的层叠结构上；第二隔离绝缘层，在第二区域上的层叠结构上，第二隔离绝缘层具有与第一隔离绝缘层相同的厚度；第一上有源图案，与第一隔离绝缘层间隔开；第一栅电极，围绕第一上有源图案的至少一部分；第二上有源图案，与第二隔离绝缘层间隔开；以及第二栅电极，围绕第二上有源图案的至少一部分，其中第一隔离绝缘层和第二隔离绝缘层的顶表面处于不同的高度。
-
公开(公告)号：CN105990444B
公开(公告)日：2021-07-06
申请号：CN201610088274.X
申请日：2016-02-17
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种半导体器件，该半导体器件包括：第一有源鳍至第四有源鳍，它们彼此并排在第一方向上延伸；以及场绝缘膜，其覆盖第一有源鳍至第四有源鳍的下部，第一有源鳍和第二有源鳍从场绝缘膜突出第一高度，第三有源鳍从场绝缘膜突出与第一高度不同的第二高度，并且第一有源鳍与第二有源鳍之间的间隔不同于第三有源鳍与第四有源鳍之间的间隔。
-
公开(公告)号：CN111682015A
公开(公告)日：2020-09-18
申请号：CN202010110647.5
申请日：2020-02-24
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：下半导体衬底；与所述下半导体衬底交叠的上半导体衬底，所述上半导体衬底包括第一表面和与所述第一表面相对的第二表面；上栅极结构，所述上栅极结构位于所述上半导体衬底的所述第一表面上；第一层间绝缘膜，所述第一层间绝缘膜覆盖所述上栅极结构，其中，所述第一层间绝缘膜位于所述下半导体衬底和所述上半导体衬底之间；和上接触，所述上接触连接到所述下半导体衬底，其中，所述上接触位于所述上栅极结构的侧表面上，其中，所述上接触包括第一部分和第二部分，所述第一部分穿透所述上半导体衬底，所述第二部分具有与所述上栅极结构的所述侧表面相邻的侧表面，并且所述第一部分的宽度朝着所述第二表面而减小。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.04 seconds)
