-
-
公开(公告)号:CN107015191B
公开(公告)日:2019-09-27
申请号:CN201710351027.9
申请日:2017-05-18
Applicant: 哈尔滨工程大学
IPC: G01S3/14
Abstract: 本发明提供一种在多径干扰环境下单偶极子极化敏感阵列降维DOA估计方法,该阵列采用与圆周边缘共行的单偶极子组成均匀圆阵结构,可同时执行方位角和仰角的二维估计,并有效对抗多径干扰首先对均匀圆阵共行阵列接收的窄带信号进行数学建模,之后根据矩阵秩亏损原理,对极化MUSIC算法四维谱函数进行降维处理,构造空域谱函数,从而实现空域二维角度的快速搜索。同极化敏感阵列DOA与极化参数联合估计方法,本发明所述降维DOA估计方法能够实现在不增加硬件需求的条件下对信号源角度的快速估计,接收并利用信号源与干扰源的极化特性有效分辨目标和干扰,实现在复杂环境下对目标的估计,具有一定的工程应用价值。
-
公开(公告)号:CN108557043A
公开(公告)日:2018-09-21
申请号:CN201810211868.4
申请日:2018-03-15
Applicant: 哈尔滨工程大学
IPC: B63G8/34
CPC classification number: B63G8/34
Abstract: 本发明提供一种具有减阻降噪功能的微浮筏阵列蒙皮,能使水下航行器实现流体减阻和降噪功能。本发明包括内层蒙皮、外层蒙皮和中间层。内层蒙皮、外层蒙皮由有机高分子材料制成,中间层由若干个微浮筏阵列单元通过阵列形式构成,通过强力胶把中间层固定在薄韧柔性的内层蒙皮和外层蒙皮之间,三者组成具有流体减阻和降噪功能的微浮筏阵列蒙皮。
-
公开(公告)号:CN108344975A
公开(公告)日:2018-07-31
申请号:CN201810015751.9
申请日:2018-01-08
Applicant: 哈尔滨工程大学
Abstract: 本发明提供一种利用梯度下降和夹角余弦的联合簇标定方法,在保证聚类准确率的基础上,通过简化支持向量聚类簇标定阶段的运算结构,大大降低了运算时间。该发明所述的方法先将输入数据映射到高维空间中,求得支持向量点,然后对支持向量的簇标定过程进行改进,提出以支持向量点为初始点,通过梯度下降法寻求局部极值点,即局部聚类中心点,然后通过夹角余弦的方法计算剩余点与当前局部聚类中心的相似度,将剩余点归属到相应的局部聚类中心中去,最后对局部中心点进行合并,从而得出最终的聚类中心,完成雷达信号的分选。本发明所述的梯度下降和夹角余弦簇标定算法不仅可以利用雷达信号分选上,还可以用在其他相邻领域的数据分类上。
-
公开(公告)号:CN107577999A
公开(公告)日:2018-01-12
申请号:CN201710722275.X
申请日:2017-08-22
Applicant: 哈尔滨工程大学
Abstract: 本发明公开了一种基于奇异值和分形维数的雷达信号脉内调制方式识别方法,属于雷达信号分选与识别领域。该发明首先通过Choi-Williams分布(CWD)得到信号的时频图像,提取时频图像的奇异值;然后再提取信号频谱的盒维数与信息维数,组成特征向量;最后使用基于支持向量机的分类器(SVM)实现雷达信号的分类识别。该方法能够在低信噪比条件下实现对雷达信号的有效识别,解决了在信噪比低的情况下雷达信号识别率低的问题。本发明所述的雷达信号识别方法在低信噪比条件下识别率高,鲁棒性好,适应信号类型多,具有良好应用前景。
-
公开(公告)号:CN107294512A
公开(公告)日:2017-10-24
申请号:CN201710378787.9
申请日:2017-05-25
Applicant: 哈尔滨工程大学
IPC: H03H17/02
Abstract: 本发明提供一种基于树型结构的非均匀滤波器组构造方法。包括:以双通道FIR正交镜像滤波器组为基础模块,采用树型结构搭建非均匀滤波器组。通过对整个树型结构非均匀滤波器组的重构条件推导,最后将整个系统的完全重构条件归结为设计一个满足特定条件的原型滤波器。采用迭代通带截止频率使设计的原型滤波器满足重构条件,在原型滤波器的具体设计过程中,本发明采用离散加权平方误差准则,与其他方法相比,该准则可以实现更好的通带平坦特性和更大的阻带衰减。本发明的设计方案有效降低了迭代复杂度,并能够得到更大的阻带衰减和更加良好的系统重构性能,对于雷达宽带信道化接收机、语音、图像信号处理具有重要的应用价值。
-
公开(公告)号:CN101408608B
公开(公告)日:2011-01-26
申请号:CN200810137589.4
申请日:2008-11-21
Applicant: 哈尔滨工程大学
Abstract: 本发明提供的是一种采用P波段射频宽开数字接收与测向一体机的测向方法。组成包括高速A/DⅠ1、高速A/DⅡ2、参考时钟3、系统采样时钟4、FPGA5和DSP6;两路射频信号分别送入高速A/DⅠ1和高速A/DⅡ2,高速A/DⅠ1和高速A/DⅡ2通过LVDS接口与FPGA5相连,参考时钟3与系统采样时钟4相连,系统采样时钟4分别与高速A/DⅠ1和高速A/DⅡ2互连,FPGA5通过配置总线与系统采样时钟4相连,FPGA5通过数据线和地址线与DSP6互连。本发明利用高速A/D完成对射频信号的采样,无需复杂的模拟前端,减少了天线与A/D之间的模拟信号处理环节,同时将数字接收与测向结合于一体。
-
-
-
-
-
-