公开(公告)号：KR100579828B1

公开(公告)日：2006-05-15

申请号：KR1020040009770

申请日：2004-02-13

Applicant: 삼성전자주식회사

Inventor： 정배은 ,  김희진 ,  허미숙

IPC: H04L12/28

Abstract: 복수의 무선 노드를 포함하는 무선 네트워크 시스템에서의 통신경로설립방법이 개시된다. 본 통신경로설립방법은, (a) 복수의 무선노드 각각에 대하여 자원소비등급을 설정하는 단계, (b) 소스노드가 경로설립요청패킷을 목적지노드 방향으로 브로드캐스팅하는 단계, 및 (c) 경로설립요청패킷을 수신한 목적지 노드가, 경로설립요청패킷이 전송된 경로 중 자원소비등급이 낮은 무선노드를 경유하는 경로를 통해 응답패킷을 전송하는 단계를 포함한다. 이에 따라, 무선 네트워크 시스템의 전체 자원을 효율적으로 이용할 수 있게 된다.
일방향 해쉬 함수, 무선 네트워크, 무선 노드

公开(公告)号：KR100486726B1

公开(公告)日：2005-05-03

申请号：KR1020020069460

申请日：2002-11-09

Applicant: 삼성전자주식회사

Inventor： 진원일 ,  허미숙 ,  서창우

IPC: G06F7/52

CPC classification number: G06F7/724

Abstract: 본 발명에서는 결정 다항식이 와 같은 5항식(pentanomial)이고, 의 제한 조건을 만족하는 임의의 n, k(3), k(2), k(1)에 대하여 효율적인 기저 변환 행렬 D
sd , D
ds 및 이를 이용한 기저 변환 방법을 개시한다. 또한, 위 기저 변환을 수행하기 위한 기저 변환 장치를 개시한다. 따라서, 특정 차원에 제한되지 않는 임의의 차원에서 특정 형태가 아닌 일반적인 형태의 5항식인 결정 다항식에 의하여 표준 표현과 쌍립 표현간의 기저 변환을 효율적으로 수행할 수 있게 됨으로써, 쌍립기저 곱셈기를 효율적으로 구현할 수 있다.

公开(公告)号：KR1020050034238A

公开(公告)日：2005-04-14

申请号：KR1020030070103

申请日：2003-10-09

Applicant: 삼성전자주식회사

Inventor： 진원일 ,  허미숙 ,  정배은 ,  임범진 ,  이경희

IPC: H04L9/14

CPC classification number: G06F7/723 ,  G06F2207/7242 ,  H04L9/003 ,  H04L9/302 ,  H04L2209/08

Abstract: RSA알고리즘을 이용한 보안유지시스템이 개시된다. 본 보안유지시스템은, 입력된 메시지의 암호화 및 복호화 중 어느 하나의 경우에 사용되는 비밀키 및 공개키를 수신하는 키입력부, 비밀키를 제1비밀키 및 제2비밀키로 분할하는데 사용되는 랜덤계수를 생성하는 랜덤계수생성부, 생성된 랜덤계수를 이용하여 비밀키를 제1비밀키 및 제2비밀키로 나누고, 이를 사용하여 RSA 알고리즘의 멱승 연산을 수행하는 제1연산부, 및 제1비밀키 및 상기 제2비밀키를 사용하여 각각 멱승 연산된 결과를 RSA 알고리즘의 멱승연산식에 반영하여, 메세지의 암호화처리 및 복호화처리 중 어느 하나를 수행하는 제2연산부를 포함한다. 이에 따라, DPA 공격시 공격자가 중간 결과 예측이 불가능해진다.

公开(公告)号：KR100458031B1

公开(公告)日：2004-11-26

申请号：KR1020030016100

申请日：2003-03-14

Applicant: 삼성전자주식회사

Inventor： 이경희 ,  임범진 ,  허미숙

IPC: G06F7/52

CPC classification number: G06F7/728 ,  G06F7/5332

Abstract: 스마트 카드 및 이동 단말기와 같은 통신시스템의 환경에서 고속의 암호화/복호화 및 전자서명을 위한 모듈라 곱셈 장치가 개시되어 있다. 이러한 본 발명은 n비트의 승수(A)와 피승수(B)를 입력으로 하고 ( )클럭(여기서, ) 내에서 (여기서,

Abstract translation: 公开了一种用于包括智能卡和移动终端的移动通信环境中的高速加密/解密和电子签名的模数乘法装置。 本发明提供一种用于执行蒙哥马利模式乘法的装置，用于计算在乘法器A中m + 2（其中m = n / 2）个时钟的A·B·R -1 modN（其中R = 4m + 2） 被乘数B，每个具有n位作为其输入，其中乘法器的位被顺序地移位以产生移位的位串，并且生成的位串的两个最低有效位被布尔记录。 本发明提供一种具有较少闸门和降低的功耗的高速乘法装置。

公开(公告)号：KR1020040081581A

公开(公告)日：2004-09-22

申请号：KR1020030016100

申请日：2003-03-14

Applicant: 삼성전자주식회사

Inventor： 이경희 ,  임범진 ,  허미숙

IPC: G06F7/52

CPC classification number: G06F7/728 ,  G06F7/5332

Abstract: PURPOSE: A Montgomery typed modular multiplier and a method thereof are provided to make the modular multiplier for fast encryption/decryption and an electronic signature has a small number of gates and use a small power. CONSTITUTION: The device includes a recording logic(110), the first CSA(Carry Save Adder)(120), a quotient logic(130), a selector(140), the second CSA(150), a full adder(160), and a CPA(Carry Propagation Adder). The recording logic performs the Booth recording for the lower 2 bits of a bit row generated by sequentially shifting the bit of a multiplier, and output a Booth recording result and the binary numbers multiplexing a multiplicand. The quotient logic receives the carry values from the first CSA, the sums output from the lower 2 full adders selected from the sum values, and the carry value output from the lower 1 full adder, and outputs a 3-bit decision value for deciding a multiple of the modular decrease. The selector selects/outputs one modular number from a set of the modular numbers preset by the decision value.

Abstract translation: 目的：提供一种蒙哥马利类型的模乘法器及其方法，以使得用于快速加密/解密的模乘法器和电子签名具有少量门并使用小功率。 构成：该装置包括记录逻辑（110），第一CSA（进位保存加法器）（120），商逻辑（130），选择器（140），第二CSA（150），全加器（160） ，以及CPA（Carry Propagation Adder）。 记录逻辑对通过顺序移位乘法器的位而产生的位行的低2位执行布尔记录，并输出布斯记录结果，并且二进制数复用被乘数。 商逻辑从第一CSA接收进位值，从从和值中选出的低2个全加器输出的和从下1个全加器输出的进位值输出，并输出用于决定 多个模块化减少。 选择器从由决定值预设的一组模数中选择/输出一个模数。

公开(公告)号：KR1020040041282A

公开(公告)日：2004-05-17

申请号：KR1020020069460

申请日：2002-11-09

Applicant: 삼성전자주식회사

Inventor： 진원일 ,  허미숙 ,  서창우

IPC: G06F7/52

CPC classification number: G06F7/724

Abstract: PURPOSE: A method and a device for transforming a basis on a finite field are provided to efficiently realize a dual basis multiplier by efficiently transforming the basis between standard representation and dual representation through a defining polynomial. CONSTITUTION: An n-bit token register(20) includes n shift registers formed by the upper and the lower token register, and the output of the shift register is a component value of each lime of a basis transform matrix. A token controller(10) outputs a selecting line control signal, an enable signal enabling the shift operation of the token register, a shift clock of the token register, an initial value of the upper/lower token registers, a data input signal of the k(1)th register of the token register, and the data input signal of the (n-1)th register of the lower token register by receiving a value of n, k(3), k(2), k(1) for the defining polynomial. A multiplexer separates the upper and the lower token register depending on the k(1) value by responding to the selecting line control signal, and selects a data input path of the token register.

Abstract translation: 目的：提供一种用于在有限域上转换基础的方法和装置，以通过定义多项式有效地转换标准表示和双重表示之间的基础来有效地实现双基乘法器。 构成：n位令牌寄存器（20）包括由上部和下部令牌寄存器形成的n个移位寄存器，并且移位寄存器的输出是基础变换矩阵的每个石灰的分量值。 令牌控制器（10）输出选择线控制信号，启用令牌寄存器的移位操作的使能信号，令牌寄存器的移位时钟，上/下令牌寄存器的初始值，数据输入信号 k（3），k（2），k（1）的令牌寄存器的第k（1）个寄存器和下令牌寄存器的第（n-1）个寄存器的数据输入信号， ）用于定义多项式。 复用器通过响应于选择线控制信号，根据k（1）值分离上位标记寄存器和下令牌寄存器，并选择令牌寄存器的数据输入路径。