-
公开(公告)号：KR1020130022821A
公开(公告)日：2013-03-07
申请号：KR1020110085763
申请日：2011-08-26
Applicant: 삼성전자주식회사
Inventor： 김일호
CPC classification number: H01L25/50 , H01L21/561 , H01L21/565 , H01L21/568 , H01L21/78 , H01L23/3128 , H01L23/562 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/81 , H01L24/92 , H01L24/97 , H01L25/105 , H01L25/16 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2224/92147 , H01L2224/97 , H01L2225/06513 , H01L2225/06517 , H01L2225/1023 , H01L2225/1052 , H01L2225/1058 , H01L2924/00014 , H01L2924/12042 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/1815 , H01L2924/18161 , H01L2924/351 , H01L2924/00 , H01L2224/81 , H01L2224/85 , H01L2924/3512 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: PURPOSE: A stack package and a manufacturing method thereof are provided to obtain high reliability by reducing a crack in a conductive ball due to thermal stress. CONSTITUTION: A first package(120) includes a first package substrate(102), a first semiconductor chip(104), conductive members(106,108), and a first molding member(110). The first molding member covers a first surface(1) of the first package substrate. A second package(140) is laminated on the first package and includes a second package substrate(122), a second semiconductor chip(124), a conductive wire(130), and a second molding member(132). A third pad(128) is formed on a third surface(3) of the second package substrate. A fourth pad(126) is formed on a fourth surface(4) which is opposite to the third surface of the second package substrate.
Abstract translation: 目的：提供堆叠包装及其制造方法，以通过减少由于热应力导致的导电球的裂纹而获得高可靠性。 构成：第一封装（120）包括第一封装衬底（102），第一半导体芯片（104），导电构件（106,108）和第一模制构件（110）。 第一模制构件覆盖第一封装衬底的第一表面（1）。 第二封装（140）层叠在第一封装上，并且包括第二封装衬底（122），第二半导体芯片（124），导线（130）和第二模制构件（132）。 第三衬垫（128）形成在第二封装衬底的第三表面（3）上。 第四衬垫（126）形成在与第二封装衬底的第三表面相对的第四表面（4）上。
-
公开(公告)号：KR1019970063654A
公开(公告)日：1997-09-12
申请号：KR1019960004823
申请日：1996-02-27
Applicant: 삼성전자주식회사
IPC: H01L21/68
Abstract: 웨이퍼의 대구경화에 따른 웨이퍼 처짐을 방지할 수 있도록 웨이퍼를 측면으로 세워서 로딩 및 언로딩시킬 수 있는 반도체 웨이퍼 운반용 캐리어에 관한 것이다.
그 구성은 다수매의 웨이퍼가 소정의 간격으로 유지되어 적재될 수 있도록 삽입되는 슬롯이 형성된 통상의 캐리어에 있어서, 상기 슬롯에 삽입된 웨이퍼를 수직방향으로 세워진 상태로 놓고, 측방에서 웨이퍼를 로딩 및 언로딩할 수 있도록 일측벽에 수직 및 수평지지바가 형성되고, 반대쪽 측벽에 캐리어를 들어 운반할 수 있도록 파지돌기가 형성된 것이다.
따라서 웨이퍼가 수직방향으로 세워진 상태에서 측방으로의 로딩 및 언로딩이 가능하게 된 것이므로 대구경 웨이퍼의 경우 처짐이 방지되어 표면응력이 감소되는 것이고, 웨이퍼의 로딩 및 언로딩시 슬롯에 간섭될 염려가 없으며, 파티클로부터의 오염이 감소되는 효과가 있다.-
公开(公告)号：KR1019950021203A
公开(公告)日：1995-07-26
申请号：KR1019930032281
申请日：1993-12-31
Applicant: 삼성전자주식회사
IPC: H01L21/308
Abstract: 웨이퍼가 부착된 마스킹 필름을 원활하고 정확하게, 필름을 절단할 위치까지 상기 웨이퍼를 정확하게 위치시키기 위한 마스킹 필름의 부착방법 및 이에 사용되는 장치가 개시되어 있다. 상하부 접착로울러에 마스킹 필름과 웨이퍼를 통과시켜 마스킹 필름과 웨이퍼를 접착시키고, 웨이퍼가 상기 접착로울러를 완전히 통과하면, 상기 상부 접착로울러를 상부로 이동시켜 상기 웨이퍼가 접착된 마스킹 필름이 하부 구조물에 접착되지 않도록 하부 구조물로 부터 상기 마스킹필름을 격리시킨다. 상기 마스킹 필름과 하부 구조물과의 일정거리를 유지시키면서 상기 마스킹필름을 절단 위치로 이송시킨 후, 상기 마스킹 필름을 상기 절단 위치에서 상기 웨이퍼의 형상을 따라서 절단한다. 웨이퍼의 자중에 의하여 마스킹 필름이 늘어지게 되어 마스킹 필름이 절단 테이블에 붙는 것을 방지한다. 따라서 웨이퍼를 마스킹 필름의 절단 위치에 정확하게 위치시킬 수 있어 절단칼에 의해 웨이퍼가 손상되는 것을 방지한다.
-
公开(公告)号：KR1019950000743B1
公开(公告)日：1995-01-28
申请号：KR1019910017327
申请日：1991-10-02
Applicant: 삼성전자주식회사
Inventor： 김일호
Abstract: The apparatus of a small size for testing the functions of the calculator chip includes a circuit for providing the power voltage and measuring the output current from the chip, a key simulator inputting the key code to the chip, a comparator comparing the output level of the chip, a circuit measuring the output frequency of the chip, a circuit detecting the output wave of the chip, and a controller comparing the output data of the chip to the stored reference to determine whether the tested function is normal or not.
Abstract translation: 用于测试计算器芯片的功能的小尺寸的装置包括用于提供电源电压并测量来自芯片的输出电流的电路，将密钥代码输入到芯片的密钥模拟器，将比较器的输出电平 芯片，测量芯片的输出频率的电路，检测芯片的输出波的电路，以及将芯片的输出数据与存储的基准值进行比较以确定被测功能是否正常的控制器。
-
公开(公告)号：KR1019930008471A
公开(公告)日：1993-05-21
申请号：KR1019910017327
申请日：1991-10-02
Applicant: 삼성전자주식회사
Inventor： 김일호
Abstract: 종래의 계산기 칩의 검사장치느 일반적인 칩의 검사장치로서 검사장치의 모든 기능을 다 갖추고 있기 때문에 검사장치의 가격이 비싸고, 이의 유지보수에 많은 인력과 시간을 필요로 하기 때문에 고장 발생시 생산 라인이 중단되어 생산성을 저하시키는 단점이 있다. 따라서 이 발명은 모드 제어 신호를 출력하고 입려되는 모든 검출값 들을 내부에 저장되어 있는 기준치와 비교하여 입력값의 양불 판정을 행하는 제어부와, 제어부에 연결되어 제어부의 출력값을 일시 저장하는 출력 버퍼부와, 제어부에 연결되어 제어부의 에저신호를 디코딩 하는 디코더부와, 출력 버퍼부에 연결된 출력포트 확장부와, 아날로그 신호를 디지틀 신호로 또는 디지틀 신호를 아날로그 신호로 변환하는 신호 변환부와, 신호 변환부와 계산기 칩에 연결되어 계산기 칩에 전원전압을 공급하고 계산기 칩의 출력 전류 신호를 검출하는 전원공급 및 전류 측정부와, 출력포트 확장부에 연결되어 키 코드를 계산기 칩에 입력시키는 키 시뮬레이터부와, 계산기 칩에 연결되어 계산기 칩의 출력신호의 레벨을 검출하는 레벨 비교부와, 디코더부에 결된 클럭 발생부와, 디코더부와 클럭 발생부와 레벨 비교부에 연결되어 계산기 칩의 출력신호의 주파수를 츨정하는 주파수 측정부와, 디코더부와 계산기 칩에 연결되어 계산기 칩의 출력파형을 검출하는 출력파형 검출부와, 신호 변환부와 주파수 측정부와 출력파형 검출부에 연결되어 입력되는 값들을 제어부에 입력시키는 입력포트 확장부와, 입력포트 확장부에 연결되어 제어부의 입력값을 일시 저장하는 입력버퍼부와, 출력포트 확장부에 연결된 탑침 인터페이스부로 구성되어, 일반적인 검사장치가 갖추고 있는 모든 기능 중에서 계산기 칩 만을 검사하는 기능 즉, 소모전류를 측정하는 직류측정기 부문과 계산기의 기능 동작시 각 출력파형을 측정함으로써 기능이 정상인지 아닌지를 판단하는 기능검사 부문으로 구성되어 검사비용을 줄이고 사 설비의 크기도 축소함으로써 종래의 단점을 해결한 계산기 칩의 검사장치에 관한 것이다.
-
Patent Agency Ranking
公开(公告)号：KR1020160044685A
公开(公告)日：2016-04-26
申请号：KR1020140139193
申请日：2014-10-15
Applicant: 삼성전자주식회사
Inventor： 김일호
IPC: H01L25/065 , H01L23/34
CPC classification number: H01L23/49838 , H01L21/565 , H01L23/3114 , H01L23/3128 , H01L23/42 , H01L23/49816 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/97 , H01L25/105 , H01L25/50 , H01L2224/16227 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73253 , H01L2224/73265 , H01L2224/97 , H01L2225/1023 , H01L2225/1058 , H01L2225/1094 , H01L2924/00014 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/18161 , H01L2924/00012 , H01L2224/83 , H01L2224/85 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2924/00
Abstract: 상기해결하고자하는과제를달성하기위하여본 발명의실시예들에따른반도체패키지의제조방법은하부기판, 하부반도체칩, 및하부몰딩막을포함하는하부패키지를준비하는것; 상부기판, 상부반도체칩, 및상부몰딩막을포함하는상부패키지를준비하는것; 상기상부패키지를관통하는관통홀을형성하는것; 상기상부패키지를상기하부패키지상에위치시키고, 상기상부패키지와상기하부패키지를전기적으로연결하는것; 및상기관통홀을통해열 전달물질을주입하여상기상부패키지와상기하부패키지사이에개재되는제 1 열전달부를형성하는것을포함한다.
Abstract translation: 根据本发明的实施例，一种制造半导体封装的方法包括以下步骤：制备包括下基板，下半导体芯片和下成型膜的下封装; 制备包括上基板，上半导体芯片和上模塑薄膜的上封装; 形成穿过所述上包装的通孔; 将上部封装定位在下部封装上，并将上部封装与下部封装电连接; 以及通过将所述传热材料注入所述通孔而形成要插入所述上部封装体和所述下部封装体之间的第一传热部件。 根据本发明，在下半导体芯片中产生的热分布到上封装，从而提高下半导体芯片的稳定性。
-
公开(公告)号：KR100271765B1
公开(公告)日：2000-12-01
申请号：KR1019970007782
申请日：1997-03-07
Applicant: 삼성전자주식회사
IPC: H01L21/20
Abstract: PURPOSE: A plasma chamber for a semiconductor process is provided to decrease thermal shock caused by temperature variation, by measuring a precise temperature of a wafer chuck, by applying a uniform radio frequency, and by preventing the temperature from rapidly changing. CONSTITUTION: A plasma chamber for a semiconductor process includes a process chamber(1), a gas supply plate(2), a wafer chuck(4), a vacuum pump(12) and a radio frequency(RF) generator(13). The wafer chuck is divided into an upper plate(5) and a lower plate(6). A connection part for an RF application axis directly connected to the RF application axis is formed in the center of the upper plate of the wafer chuck as one body.
Abstract translation: 目的：提供一种用于半导体工艺的等离子体室，通过测量晶片卡盘的精确温度，通过施加均匀的射频，并防止温度迅速变化，减少由温度变化引起的热冲击。 构成：用于半导体工艺的等离子体室包括处理室（1），气体供应板（2），晶片卡盘（4），真空泵（12）和射频（RF）发生器13。 晶片卡盘分为上板（5）和下板（6）。 直接连接到RF施加轴的RF施加轴的连接部分形成在晶片卡盘的上板的中心作为一体。
-
公开(公告)号：KR100187437B1
公开(公告)日：1999-04-15
申请号：KR1019960004823
申请日：1996-02-27
Applicant: 삼성전자주식회사
IPC: H01L21/68
Abstract: 웨이퍼의 대구경화에 따른 웨이퍼 처짐을 방지할 수 있도록 웨이퍼를 측면으로 세워서 로딩 및 언로딩시킬 수 있는 반도체 웨이퍼 운반용 캐리어에 관한 것이다.
그 구성은 다수매의 웨이퍼가 소정의 간격으로 유지되어 적재될 수 있도록 삽입되는 슬롯이 형성된 통상의 캐리어에 있어서, 상기 슬롯에 삽입된 웨이퍼를 수직방향으로 세워진 상태로 놓고, 측방에서 웨이퍼를 로딩 및 언로딩할 수 있도록 일측벽에 수직 및 수평지지바가 형성되고, 반대쪽 측벽에 캐리어를 들어 운반할 수 있도록 파지돌기가 형성된 것이다.
따라서 웨이퍼가 수직방향으로 세워진 상태에서 측방으로의 로딩 및 언로딩이 가능하게 된 것이므로 대구경 웨이퍼의 경우 처짐이 방지되어 표면응력이 감소되는 것이고, 웨이퍼의 로딩 및 언로딩시 슬롯에 간섭될 염려가 없으며, 파티클로부터의 오염이 감소되는 효과가 있다.-
公开(公告)号：KR1019980072818A
公开(公告)日：1998-11-05
申请号：KR1019970007782
申请日：1997-03-07
Applicant: 삼성전자주식회사
IPC: H01L21/20
Abstract: 본 발명은 플라즈마챔버의 온도조절과 고주파인가 등의 공정제어요소들을 개선한 반도체공정용 플라즈마챔버 및 상기 플라즈마챔버내의 웨이퍼척의 온도조절방법에 관한 것이다.
본 발명에 따른 반도체공정용 플라즈마챔버는, 반응챔버(1), 가스공급플레이트(2), 웨이퍼척(4), 진공펌프(12), 임피던스매칭부(13) 및 고주파제네레이터(14)를 포함하는 반도체공정용 플라즈마챔버에 있어서, 상기 웨이퍼척(4)에 광온도센서(21)를 취부시키고, 상기 웨이퍼척(4)의 상부판(5) 중심부에 상기 고주파인가축(5)과 직접 연결되는 고주파인가축연결부(31)를 일체로 형성시키고, 상기 임피던스매칭부(13)에 임피던스매칭콘트롤러(41) 및 임피던스제어기(42)를 더 연결시켜 이루어진다.
따라서, 웨이퍼척(4)의 정확한 온도측정과, 균일한 고주파의 적용 및 웨이퍼척(4)의 급격한 온도변화를 줄여 온도변화에 따른 열충격을 완화시켜 결과적으로 반도체장치의 생산성의 증대와 우수한 품질의 반도체장치의 생산을 가능하게 하는 효과가 있다.-
公开(公告)号：KR1019980066368A
公开(公告)日：1998-10-15
申请号：KR1019970001840
申请日：1997-01-23
Applicant: 삼성전자주식회사
IPC: H01L21/205
Abstract: 본 발명은 HDP(High Density Plasma) CVD 설비의 세정 장치에 관한 것으로, 챔버 세정 공정시 챔버 벽에 설치되는 세정용 RF 발생장치와 벽면 사이에 걸리는 직류 전압을 제어함으로써 챔버 벽면에 도포되어 있는 파티클을 단시간에 완전히 제거하여 설비 가동률과 웨이퍼 수율을 향상시킬 수 있고, 챔버가 손상되는 것을 방지할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
87
records
(took 0.022 seconds)
