-
公开(公告)号：KR100317120B1
公开(公告)日：2001-12-24
申请号：KR1019990062403
申请日：1999-12-27
IPC: H04L12/28
Abstract: 본발명은비동기식전송모드(ATM: Asynchronous Transfer Mode) 교환시스템망연동장치(TIWM: Trunk Interworking Module)의망연동보드에서망연동프로토콜과디바이스메시지를효율적으로처리하기위한메시지제어방법에관한것이다. 망연동보드는신호메시지관련하여메시지전달부계층 2 프로토콜을효율적으로처리하기위해서메시지에대한다중프로세싱방식을사용하는방법과사용자메시지송수신관련하여디바이스의물리적연결과 ATM교환시스템의 ATM연결을새로운데이터구조를사용해서융통성있게수행하도록스위치를이용한다. 본발명은망연동보드에서스위치연결및 해제가동적으로발생할경우데이터구조정보에신속하게반영되도록관리하여효율적인데이터관리기능및 메시지처리방법을제공한다. 본발명에의해 ATM교환시스템의망연동장치에서는여러개의신호링크메시지를동적으로처리및 변경가능하여교환기중계선연동운용유지보수를쉽게처리할수 있으며, 호처리프로세서및 운용자의중계선연결/해제에대한접근에있어서이전교환기연결보다융통성과기능의확장성을기술적으로높일수 있는효과가있다.
-
公开(公告)号：KR1020010064254A
公开(公告)日：2001-07-09
申请号：KR1019990062404
申请日：1999-12-27
Applicant: 한국전자통신연구원
IPC: H04L12/28
CPC classification number: H04L12/5601 , H04L45/7457 , H04L2012/5656 , H04L2012/5681
Abstract: PURPOSE: An AAL2(ATM(Asynchronous Transfer Mode) Adaptation Layer-2) processing device and method capable of AAL2 switching for multiple ATM connection are provided to enable switching without an additional device, with the structure considering switching. CONSTITUTION: An Rx packet FIFO(First In First Out)(10) stores received packets. Am AAL2(ATM(Asynchronous Transfer Mode) Adaptation Layer-2) FPGA(Field Programmable Gate Array)(20) assembles received packets by the unit of cell, and controls AAL2 processing. An up stream memory(30) comprises a memory space and a cell assembly buffer. A Tx cell FIFO(40) stores transmission cells in which assembly is completed. An Rx cell buffer(50) stores received cells. A CAM(Content Addressed Memory,60) is for VPI/VCI/CID(Virtual Path Identifier/Virtual Connection Identifier/Channel Identifier) conversion. A down stream memory(70) comprises a memory space and a cell disassembly buffer. An Tx packet FIFO(80) stores packets of cells in which disassembly is completed. And a CPU(90) controls the AAL2 FPGA(20), to update tables necessary for new connection setup.
Abstract translation: 目的：提供能够进行多ATM连接的AAL2切换的AAL2（ATM（异步传输模式）适配层2）处理设备和方法，以便在没有附加设备的情况下进行切换，结构考虑切换。 构成：Rx分组FIFO（先进先出）（10）存储接收的分组。 Am AAL2（ATM（异步传输模式）适配层2）FPGA（现场可编程门阵列）（20）以单元为单位组合接收到的数据包，并控制AAL2处理。 上行存储器（30）包括存储器空间和单元组装缓冲器。 Tx单元FIFO（40）存储组装完成的传输单元。 Rx单元缓冲器（50）存储接收单元。 CAM（内容寻址内存，60）用于VPI / VCI / CID（虚拟路径标识符/虚拟连接标识符/信道标识符）转换。 下行存储器（70）包括存储器空间和单元拆卸缓冲器。 Tx分组FIFO（80）存储完成反汇编的单元的分组。 并且CPU（90）控制AAL2 FPGA（20），以更新新连接设置所需的表。
-
公开(公告)号：KR100261293B1
公开(公告)日：2000-07-01
申请号：KR1019970037479
申请日：1997-08-06
Abstract: PURPOSE: A method for converting and controlling an interprocessor communication message for a PSTN interface unit in an ATM switching system is provided to provide a service by directly connecting existing analog services, not ATM. CONSTITUTION: A method for converting and controlling an interprocessor communication message for PSTN in an ATM switching system includes the following steps. If the PSTN interface unit has received a message to be processed by a message receiving unit, it is checked whether the received message is an analog message or ATM message in the first step. As the result of the checking in the first step, if the received message is an analog message, only the corresponding interprocessor message(PSTN IPC) of the received message is extracted to be sent to a mapping unit, or if the received message is an ATM message, every data on a transmission bus are received for thereby generating one interprocessor communication message and then a message(ATM IPC) having performed ATM adaptive layer type 5 processing along with the interprocessor communication message are sent to the mapping unit in the second step.
Abstract translation: 目的：提供一种用于转换和控制ATM交换系统中的PSTN接口单元的处理器间通信消息的方法，以通过直接连接现有模拟业务而不是ATM来提供业务。 构成：用于在ATM交换系统中转换和控制PSTN处理器间通信消息的方法包括以下步骤。 如果PSTN接口单元已经接收到要由消息接收单元处理的消息，则在第一步中检查接收的消息是模拟消息还是ATM消息。 作为第一步检查的结果，如果接收到的消息是模拟消息，则仅提取所接收的消息的相应处理器消息（PSTN IPC）以发送到映射单元，或者如果接收到的消息是 ATM消息，接收到传输总线上的每个数据，从而生成一个处理器间通信消息，然后在第二步骤中将已经执行ATM自适应层5类型处理的消息（ATM IPC）与处理器间通信消息一起发送到映射单元 。
-
公开(公告)号：KR100221497B1
公开(公告)日：1999-09-15
申请号：KR1019960047705
申请日：1996-10-23
IPC: H04L12/26 , H04L12/801 , H04L12/70
Abstract: 본 발명은 단말 대 단말 사이에서 기존망(PSTN, N-ISDN)과 ATM망과의 연동시 요구되는 기능 중 AAL 형태 1 헤더의 SN값을 이용하여 데이터의 투명성을 보장해주는 방법에 관한 것으로, 셀의 순서가 정상인지 손실이 발생하였는지, 또는 오삽입되었는지를 판단하여 오삽입된 셀의 데이터는 버리고 손실이 발생하면 발생한 셀의 수만큼 더미셀을 발생시켜 원래 데이터의 구조를 유지하게 하여 서비스의 품질이 크게 저하되는 것을 방지할 수 있는 방법이며, 셀의 정상여부를 판단하는 알고리즘의 구조가 간단하고, 논리소자를 이용하여 구성할 수 있으며, 가변비트율 서비스 및 영상신호뿐만 아니라 존재가능한 모든 서비스의 ATM망 연동시에도 이용할 수 있도록 기능화시켜 범용성이 있도록 구성한 점을 특징으로 한다.
-
公开(公告)号：KR1019990053238A
公开(公告)日：1999-07-15
申请号：KR1019970072839
申请日：1997-12-23
IPC: H04L7/00
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 ATM교환기에서 가입자정합 또는 망정합 기능 구현기술에 관한 것임.
2. 발명이 해결하고자하는 기술적 과제
본 발명은 프로세서에 의한 처리 기능을 줄이고, 많은 단순 변환 기능을 하드웨어로 고속 처리하도록 하는 프레임 릴레이와 ATM간의 연동 기능을 수행하도록 하는 연동 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 고정 가상 연결 유지보수 프레임을 전송하는 송수신 프레임 릴레이 제어수단; 상기 송수신 프레임 릴레이 제어수단으로부터 수신된 프레임의 유료부하를 저장하는 송수신 패킷 저장수단; 상기 송수신 패킷 저장수단에 저장된 프레임을 ATM 셀로 변환하는 분해 조립 제어수단; 및 상기 분해 조립 제어수단으로부터 전달된 ATM 셀을 저장하는 송수신 선입선출수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 프레임 릴레이와 ATM간을 연동함에 있어서 프레임 릴레이 링크를 입력하여 ATM 셀로 변환하는데 이용됨.-
Patent Agency Ranking
公开(公告)号：KR100198433B1
公开(公告)日：1999-06-15
申请号：KR1019960063593
申请日：1996-12-10
IPC: H04L12/851 , H04L12/801 , H04L12/46 , H04L29/06
Abstract: 본 발명은 ATM 교환기에서 채널별로 처리하는 프레임 릴레이 망/서비스 연동장치에 관한 것이다. 그 목적은 ATM 가입자와 프레임 릴레이 가입자 사이의 연동이 가능하도록 하는 데에 있다. 그 구성은 데이터를 송신하는 송신부와, 데이터를 수신하는 수신부와, 프레임을 플래그 및 FCS등으로 구성하여 전송하는 HDLC 제어부와, 상기 HDLC 제어부가 효율적으로 동작되도록 버스와 인터럽트를 제어하는 보조 제어부와, 전체를 제어 및 감시하는 전체 제어부 및 클럭을 수신하여 전체에 클럭과 전원을 공급하는 클럭/전원 공급부로 구성된다. 본 발명의 구성으로 가능한 응용은 UNI 및 NNI 망 연동 및 서비스 연동 프레임 릴레이의 채널별 및 비채널별 처리 등이 가능하다.
-
公开(公告)号：KR100169906B1
公开(公告)日：1999-02-01
申请号：KR1019960029723
申请日：1996-07-23
IPC: H04L12/851 , H04L12/70
Abstract: 본 발명은 B-ISDN의 망 노드로서 개발중인 ATM 교환시스템의 기존 PSTN수 가입자를 수용하기 위한 정합장치에서 ATM 셀로 전송된 데이타를 타임슬롯 데이타로 포맷변환기능을 수행하는 셀 분해기에 의해 다중 프레임의 데이타를 판독하는 방법에 관한 것으로서, 항등비트율 서비스를 위한 셀 분해기의 구현방식중 타임스위치 접속부 기능에 있어서, 한 프레임의 버퍼 데이타 읽기 수행중 다음에 서비스할 프레임의 버퍼 데이타를 동시에 읽어 다음 버퍼 데이타 읽기 횟수를 줄여 더 많은 수의 채널에 대해서도 안정성을 보장하고, 또한 버퍼 데이타 읽기를 다중 프레임으로 수행하여 버스 사용횟수를 줄여 더 많은 수의 채널에 대해서도 안정성을 보장할 수 있는 것이다.
-
公开(公告)号：KR1019980045411A
公开(公告)日：1998-09-15
申请号：KR1019960063593
申请日：1996-12-10
IPC: H04L12/851 , H04L12/801 , H04L12/46 , H04L29/06
Abstract: 본 발명은 ATM 교환기에서 채널별로 처리하는 프레임 릴레이 망/서비스 연동장치에 관한 것이다. 그 목적은 ATM 가입자와 프레임 릴레이 가입자 사이의 연동이 가능하도록 하는 데에 있다. 그 구성은 데이터를 송신하는 송신부와, 데이터를 수신하는 수신부와, 프레임을 플래그 및 FCS 등으로 구성하여 전송하는 HDLC 제어부와, 상기 HDLC 제어부가 효율적으로 동작되도록 버스와 인터럽트를 제어하는 보조 제어부와, 전체를 제어 및 감시하는 전체 제어부 및 클럭을 수신하여 전체에 클럭과 전원을 공급하는 클럭/전원 공급부로 구성된다. 본 발명의 구성으로 가능한 응용은 UNI 및 NNI 망 연동 및 서비스 연동 프레임 릴레이의 채널별 및 비채널별 처리 등이 가능하다.
-
公开(公告)号：KR1019980044536A
公开(公告)日：1998-09-05
申请号：KR1019960062629
申请日：1996-12-06
IPC: H04L12/56
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
비동기 전달모드 교환 시스템의 공중통신망 가입자정합장치에서의 호 제어 방법
2. 발명이 해결하려고 하는 기술적 과제
비동기 전달모드(ATM) 교환 시스템의 공중통신망(PSTN) 가입자 정합장치에서 아날로그 가입자를 수용하여 비동기 전달모드(ATM) 가입자와 호를 연결하는 호 제어 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
비동기 전달모드(ATM) 교환 시스템의 공중통신망(PSTN) 가입자 정합장치에서 공중통신망 전화가입자 관련 신호들을 비동기 전달모드 가입자 신호에 대응되게 맵핑 처리를 수행하여 공중통신망 가입자를 비동기 전달모드 교환 시스템에 수용하도록 호 연결을 제어한다.
4. 발명의 중요한 용도
비동기 전달모드 교환 시스템의 호 제어에 이용됨.-
公开(公告)号：KR1019980035185A
公开(公告)日：1998-08-05
申请号：KR1019960053462
申请日：1996-11-12
IPC: H04L12/56
Abstract: 본 발명은 공중전화교환망(PSTN) 교환기의 타임 스위치와 연결된 셀조립분해 장치로부터 56 옥텟(octets)으로 구성된 사용자 셀을 수신하고, 브이엠이(VME) 버스로 연결된 연동제어 장치로부터 56 옥텟으로 구성된 프로세서간 통신(IPC) 셀을 수신하여 ATM 스위치가 필요로 하는 64 옥텟으로 구성되는 ATM 셀로 변환하여 클럭발생 장치에서 제공하는 모듈클럭에 동기시켜서 ATM 스위치의 링크정합 장치로 ATM 셀을 전송하거나, ATM 스위치의 링크정합 장치로부터 ATM 셀을 수신하여 셀의 헤더 영역의 데이터를 고속으로 분석하여 유효 셀을 식별하고 사용자 셀인 경우 ATM 셀의 헤더 영역에 포함된 가상경로 및 가상채널 식별자를 참조하여 셀조립분해 장치와 연결된 4개의 통신 포트중 하나를 결정한 후 56 옥텟의 사용자 셀을 전송하며 프로세서간 통신 셀인 경우 연동� �어 장치로 56 옥텟의 프로세서간 통신 셀을 전송하도록 한 공중전화교환망 연동용 비동기 전송모드 스위치 정합장치에 관한 것이다.
-
-
-
-
-
-
-
-
-
Search Results
260
records
(took 0.026 seconds)
