Abstract:
본 발명은 금속-반도체 접합을 통하여 형성되는 쇼트키장벽(schottky barrier)을 이용한 쇼트키 장벽 관통 트랜지스터(Schottky Barrier Tunnel Transistor) 및 그 제조방법에 관한 것으로, 이를 위한 본 발명의 쇼트키 장벽 관통 트랜지스터는 실리콘기판의 채널영역 상부에 금속산화물로 형성된 게이트절연막; 상기 게이트절연막 상부에 금속물질로 형성된 게이트전극 및 상기 게이트전극 양측에 자기정렬되고(self-aligned), 상기 실리콘기판에 금속실리사이드로 형성된 소스 및 드레인 전극을 포함하고 있으며, 이를 통하여 쇼트키 장벽 관통 트랜지스터의 동작특성을 향상시킬 수 있는 효과가 있다.
Abstract:
본 발명은 쇼트키접합(schottky junction)을 이용한 반도체 메모리 소자 및 그 구동방법에 관한 것으로, 이를 위해 본 발명은 실리콘기판의 채널영역 상부에 형성된 게이트 및 상기 실리콘기판에 형성되고, 상기 채널영역과 쇼트키접합을 형성하는 소스 및 드레인 전극을 포함하고, 상기 소스 및 드레인 전극 사이에 형성된 쇼트키장벽(schottky barrier) 안에 전하를 저장하는 반도체 메모리 소자를 제공하며, 이를 통하여, 별도의 전하저장공간을 형성할 필요가 없는 반도체 메모리 소자를 제공하는 효과가 있다.
Abstract:
A gas storage medium is provided to improve efficiency of gas storage capability by sufficiently securing a surface area for gas storage, a gas storage apparatus having the gas storage medium is provided, and a gas storage method using the gas storage apparatus is provided. A gas storage medium is characterized in that materials with variable ionic values are spaced from one another to form a multilayered structure, and the materials comprise excess electrons that do not participate in chemical bond. A gas storage apparatus comprises: a chamber(104); a gas storage medium(101) in which materials with variable ionic values are spaced from one another to form a multilayered structure, and the materials comprise excess electrons that do not participate in chemical bond; a heating member(105) for heating the gas storage medium; and a cooling member(106) for cooling the gas storage medium. The chamber has an inlet(104A) installed therein to flow a material to be stored into the gas storage medium, and an outlet(104B) formed therein to discharge the material to be stored from the gas storage medium. The gas storage apparatus further comprises a supporting member(103) for supporting the materials with variable ionic values.
Abstract:
A method of manufacturing a schottky barrier tunnel transistor is provided to prevent the damage of a spacer and to restrain the generation of a gate leakage current due to the damage of the spacer by forming a gate electrode layer and the spacer after forming source and drain regions using a silicide process. A buried oxide layer(110) is supported a support substrate. A silicon pattern(111A) and a sacrificial pattern are formed on the buried oxide layer. Source and drain regions(115) are formed on the buried oxide layer at both sidewalls of the silicon pattern. The source and drain regions are made of a metal film. An upper portion of the silicon pattern is exposed to the outside by removing the sacrificial pattern therefrom. A gate insulating layer and a gate electrode are sequentially formed on the exposed upper portion of the silicon pattern. A spacer is formed at both sidewalls of the gate electrode.
Abstract:
A schottky barrier tunnel transistor and a method of manufacturing the same are provided to obtain a thin gate insulating layer easily and to prevent the decrease of a saturated current due to a parasitic resistance by forming a gate electrode, a source region and a drain region like a schottky junction structure using a silicide layer. A gate electrode(113) is formed on a channel region of a silicon substrate in order to form a schottky junction together with the silicon substrate. Source and drain regions(115) are formed in the silicon substrate through both sides of the gate electrode. The gate electrode is composed of a metal film made of a transitional metal or a rare metal. The gate electrode is composed of a metal silicide layer. The source and drain regions are made of the metal silicide layer.
Abstract:
A method for selectively reforming a non-modified solid surface and a method for immobilizing an active material on the reformed solid surface are provided to immobilize the active material strongly and stably, such as a bio-material or a functional material, on the non-modified solid surface. A non-modified solid surface, which is not oxidized or nitrified, is reformed with light-sensitive functional groups. The functional group-reformed solid surface is contacted with compounds including reactive functional groups and aldehyde protection groups. A light is applied to the solid surface to form surface-carbon couple, surface-nitrogen couple, or surface-sulfur couple. An end of the solid surface is reformed with aldehyde protection groups. Protection groups are removed from the aldehyde-reformed surface to reform the solid surface with aldehyde.
Abstract:
본 발명은 기판 표면뿐만 아니라 기판 자체에도 단차가 있는 반도체 기판의 단차를 제거하기 위한 반도체 기판의 평탄화 방법에 관한 것으로, 표면에 하나 이상의 단차가 있는 반도체 기판을 준비하는 단계와, 상기 반도체 기판의 상부에 자기 정렬 마스크(self aligned hard mask)를 형성하는 단계와, 상기 자기 정렬 마스크를 통해 노출된 단차를 식각 공정을 통해 제거하는 단계와, 상기 식각 공정 후 상기 자기 정렬 마스크를 제거하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따르면 기판 자체에 단차가 있는 경우나 국부적인 영역에 대해 평탄화가 필요한 경우와 같이 기존의 CMP 공정으로는 평탄화가 불가능한 경우에도 공정이 가능하다. 화학 기계적 연마, CMP, 자기 정렬 마스크,self aligned hard mask, HSQ, RIE, 단차, 평탄화
Abstract:
본 발명은 수 나노미터(nm) 이하의 폭을 갖는 나노갭(nano-gap)을 사이에 두고 두 개의 전극이 접해 있는 나노갭 전극소자의 제작 방법에 관한 것으로, 서로 다른 식각비를 갖는 반도체층들을 이용하여 공기중에 부양된 구조의 나노 구조물을 형성하고, 반도체층으로부터 나노 구조물까지의 높이, 나노 구조물의 폭 및 금속의 증착 각도를 조절하여 나노갭을 형성한다. 나노갭의 위치와 폭을 용이하게 조절할 수 있고 반복되는 구조를 갖는 어레이 형태의 나노갭을 동시에 형성할 수 있다. 나노 구조물, 증착 각도, 나노갭, 전극소자, 어레이
Abstract:
본 발명의 초박막의 에스오아이 모스 트랜지스터(SOI MOSFET)는, 반도체기판과, 반도체기판 위에서 중앙부를 제외한 나머지 부분이 리세스된 매몰절연막과, 리세스된 매몰절연막 위에 배치되는 초박막의 단결정실리콘막패턴과, 초박막의 단결정실리콘막패턴 위에서 게이트절연막패턴 및 게이트도전막패턴이 순차적으로 적층되어 구성되는 게이트스택과, 게이트스택 측벽에 배치되는 게이트스페이서막과, 그리고 리세스된 매몰절연막 위에 배치되어 초박막의 단결정실리콘막의 하부면 중에서 리세스된 매몰절연막의 중앙부와 중첩되지 않는 하부면과 중첩되는 리세스된 소스/드레인영역을 구비한다.