-
公开(公告)号：KR101775515B1
公开(公告)日：2017-09-06
申请号：KR1020160080979
申请日：2016-06-28
Applicant: 한국전자통신연구원
CPC classification number: G06F21/577 , H04L63/105 , H04L63/20 , H04W12/00
Abstract: 보안점검장치및 방법이개시된다. 본발명에따른보안점검장치는, 이동성을지원하는사용자단말기의사용환경정보를추출하는사용환경정보추출부, 추출된상기사용환경정보에상응하는보안레벨을기반으로, 상기사용자단말기의보안점검을수행하는보안점검수행부, 상기보안점검의수행결과, 상기보안레벨에위배되는보안점검항목인위배항목이존재하는지여부를판단하는위배항목탐지부, 그리고상기위배항목이존재하는경우, 상기보안레벨에상응하도록상기보안점검항목을수정하는보안점검항목수정부를포함하며, 상기보안점검수행부는, 상기보안점검항목이수정된후, 상기사용자단말기의보안재점검을수행한다.
Abstract translation: 公开了一种安全检查装置和方法。 安全检查装置在根据本发明，基于相应的安全级别，以使用提取支持移动环境信息提取器，提取出的环境信息，用户终端的安全检查的用户终端的环境信息的， 违反检测单元，用于确定作为执行安全检查的结果是否存在作为违反安全级别的安全检查项目的违反项目，并且当违反项目存在时， 并且安全检查执行单元在安全检查项目被验证之后执行用户终端的安全重新检查。
-
公开(公告)号：KR100921020B1
公开(公告)日：2009-10-09
申请号：KR1020070093044
申请日：2007-09-13
Applicant: 한국전자통신연구원
IPC: H01L21/338
Abstract: 본 발명은 금속-반도체 접합을 통하여 형성되는 쇼트키장벽(schottky barrier)을 이용한 쇼트키 장벽 관통 트랜지스터(Schottky Barrier Tunnel Transistor) 및 그 제조방법에 관한 것으로, 이를 위한 본 발명의 쇼트키 장벽 관통 트랜지스터는 실리콘기판의 채널영역 상부에 금속산화물로 형성된 게이트절연막; 상기 게이트절연막 상부에 금속물질로 형성된 게이트전극 및 상기 게이트전극 양측에 자기정렬되고(self-aligned), 상기 실리콘기판에 금속실리사이드로 형성된 소스 및 드레인 전극을 포함하고 있으며, 이를 통하여 쇼트키 장벽 관통 트랜지스터의 동작특성을 향상시킬 수 있는 효과가 있다.
금속게이트, 쇼트키장벽, 쇼트키 장벽 관통 트랜지스터-
公开(公告)号：KR100891462B1
公开(公告)日：2009-04-02
申请号：KR1020070094686
申请日：2007-09-18
Applicant: 한국전자통신연구원
IPC: H01L27/108 , H01L21/8242 , H01L29/47
Abstract: 본 발명은 쇼트키접합(schottky junction)을 이용한 반도체 메모리 소자 및 그 구동방법에 관한 것으로, 이를 위해 본 발명은 실리콘기판의 채널영역 상부에 형성된 게이트 및 상기 실리콘기판에 형성되고, 상기 채널영역과 쇼트키접합을 형성하는 소스 및 드레인 전극을 포함하고, 상기 소스 및 드레인 전극 사이에 형성된 쇼트키장벽(schottky barrier) 안에 전하를 저장하는 반도체 메모리 소자를 제공하며, 이를 통하여, 별도의 전하저장공간을 형성할 필요가 없는 반도체 메모리 소자를 제공하는 효과가 있다.
DRAM, 쇼트키접합, 캐패시터, 금속 실리사이드Abstract translation: 本发明涉及一种半导体存储器装置，并形成在栅极和形成在硅衬底的沟道区，所述沟道区和所述短硅衬底使用肖特基结（肖特基结），在本发明用于此目的的驱动方法 提供了一种半导体存储器件，其包括形成键结并将电荷存储在源电极和漏电极之间形成的肖特基势垒中的源电极和漏电极，从而形成单独的电荷存储空间 具有提供不需要形成的半导体存储器件的效果。
-
公开(公告)号：KR1020080052321A
公开(公告)日：2008-06-11
申请号：KR1020070094685
申请日：2007-09-18
Applicant: 한국전자통신연구원
CPC classification number: F17C11/005 , B01J20/0203 , B01J20/06 , B82Y30/00 , C01B3/001 , C01B3/0021 , C01B3/0031 , C01B3/0057 , C01B3/0078 , C01B3/0084 , Y02E60/325 , Y02E60/327 , Y02E60/328 , Y10S502/526 , Y10S977/762 , Y10S977/811 , Y10T428/12493 , Y10T428/26
Abstract: A gas storage medium is provided to improve efficiency of gas storage capability by sufficiently securing a surface area for gas storage, a gas storage apparatus having the gas storage medium is provided, and a gas storage method using the gas storage apparatus is provided. A gas storage medium is characterized in that materials with variable ionic values are spaced from one another to form a multilayered structure, and the materials comprise excess electrons that do not participate in chemical bond. A gas storage apparatus comprises: a chamber(104); a gas storage medium(101) in which materials with variable ionic values are spaced from one another to form a multilayered structure, and the materials comprise excess electrons that do not participate in chemical bond; a heating member(105) for heating the gas storage medium; and a cooling member(106) for cooling the gas storage medium. The chamber has an inlet(104A) installed therein to flow a material to be stored into the gas storage medium, and an outlet(104B) formed therein to discharge the material to be stored from the gas storage medium. The gas storage apparatus further comprises a supporting member(103) for supporting the materials with variable ionic values.
Abstract translation: 提供一种气体存储介质，通过充分确保用于气体存储的表面积来提高气体存储能力的效率，提供具有气体存储介质的气体存储装置，并且提供使用该气体存储装置的气体存储方法。 气体存储介质的特征在于具有可变离子值的材料彼此间隔开以形成多层结构，并且该材料包括不参与化学键的过量电子。 一种气体储存装置，包括：一个室（104）; 气体存储介质（101），其中具有可变离子值的材料彼此间隔开以形成多层结构，并且该材料包括不参与化学键的多余电子; 用于加热气体存储介质的加热构件（105）; 以及用于冷却气体存储介质的冷却构件（106）。 所述室具有安装在其中的入口（104A），以将待储存的材料流入所述气体存储介质，以及形成在其中的出口（104B），以从所述气体存储介质排出待储存的材料。 气体存储装置还包括用于支撑具有可变离子值的材料的支撑构件（103）。
-
公开(公告)号：KR100770013B1
公开(公告)日：2007-10-25
申请号：KR1020060120565
申请日：2006-12-01
Applicant: 한국전자통신연구원
IPC: H01L29/812
CPC classification number: H01L29/78618 , H01L29/7839
Abstract: A method of manufacturing a schottky barrier tunnel transistor is provided to prevent the damage of a spacer and to restrain the generation of a gate leakage current due to the damage of the spacer by forming a gate electrode layer and the spacer after forming source and drain regions using a silicide process. A buried oxide layer(110) is supported a support substrate. A silicon pattern(111A) and a sacrificial pattern are formed on the buried oxide layer. Source and drain regions(115) are formed on the buried oxide layer at both sidewalls of the silicon pattern. The source and drain regions are made of a metal film. An upper portion of the silicon pattern is exposed to the outside by removing the sacrificial pattern therefrom. A gate insulating layer and a gate electrode are sequentially formed on the exposed upper portion of the silicon pattern. A spacer is formed at both sidewalls of the gate electrode.
Abstract translation: 提供一种制造肖特基势垒隧道晶体管的方法，以防止间隔物的损坏，并且通过在形成源极和漏极区域之后形成栅极电极层和间隔物来抑制由于间隔物的损坏而导致的栅极漏电流的产生 使用硅化工艺。 掩埋氧化物层（110）被支撑在支撑衬底上。 在掩埋氧化物层上形成硅图案（111A）和牺牲图案。 源极和漏极区（115）形成在硅图案的两个侧壁处的掩埋氧化物层上。 源极和漏极区域由金属膜制成。 通过从其中去除牺牲图案将硅图案的上部暴露于外部。 栅极绝缘层和栅电极依次形成在硅图案的暴露的上部上。 在栅电极的两个侧壁处形成间隔物。
-
Patent Agency Ranking
公开(公告)号：KR100770012B1
公开(公告)日：2007-10-25
申请号：KR1020060118986
申请日：2006-11-29
Applicant: 한국전자통신연구원
IPC: H01L21/338 , H01L27/095
CPC classification number: H01L29/8126 , H01L29/66409
Abstract: A schottky barrier tunnel transistor and a method of manufacturing the same are provided to obtain a thin gate insulating layer easily and to prevent the decrease of a saturated current due to a parasitic resistance by forming a gate electrode, a source region and a drain region like a schottky junction structure using a silicide layer. A gate electrode(113) is formed on a channel region of a silicon substrate in order to form a schottky junction together with the silicon substrate. Source and drain regions(115) are formed in the silicon substrate through both sides of the gate electrode. The gate electrode is composed of a metal film made of a transitional metal or a rare metal. The gate electrode is composed of a metal silicide layer. The source and drain regions are made of the metal silicide layer.
Abstract translation: 提供肖特基势垒隧道晶体管及其制造方法，以便容易地获得薄栅极绝缘层，并且通过形成栅电极，源极区和漏极区，防止由寄生电阻引起的饱和电流降低 使用硅化物层的肖特基结结构。 在硅衬底的沟道区上形成栅电极（113），以便与硅衬底一起形成肖特基结。 源极和漏极区域（115）通过栅电极的两侧形成在硅衬底中。 栅电极由过渡金属或稀有金属制成的金属膜构成。 栅电极由金属硅化物层构成。 源区和漏区由金属硅化物层制成。
-
公开(公告)号：KR100763583B1
公开(公告)日：2007-10-05
申请号：KR1020060123685
申请日：2006-12-07
Applicant: 한국전자통신연구원
CPC classification number: G01N33/54353 , B01J2219/00497
Abstract: A method for selectively reforming a non-modified solid surface and a method for immobilizing an active material on the reformed solid surface are provided to immobilize the active material strongly and stably, such as a bio-material or a functional material, on the non-modified solid surface. A non-modified solid surface, which is not oxidized or nitrified, is reformed with light-sensitive functional groups. The functional group-reformed solid surface is contacted with compounds including reactive functional groups and aldehyde protection groups. A light is applied to the solid surface to form surface-carbon couple, surface-nitrogen couple, or surface-sulfur couple. An end of the solid surface is reformed with aldehyde protection groups. Protection groups are removed from the aldehyde-reformed surface to reform the solid surface with aldehyde.
Abstract translation: 提供了选择性地重整非改性固体表面的方法和将活性材料固定在重整固体表面上的方法，用于将活性材料如生物材料或功能材料牢固稳定地固定在非固化表面上， 改性固体表面。 未被氧化或硝化的未改性的固体表面用光敏官能团改性。 将官能团重整的固体表面与包括反应性官能团和醛保护基团的化合物接触。 将光施加到固体表面以形成表面 - 碳对，表面 - 氮对或表面 - 硫对。 固体表面的末端用醛保护基团改性。 保护基团从醛重整表面除去，用醛改性固体表面。
-
公开(公告)号：KR100737379B1
公开(公告)日：2007-07-09
申请号：KR1020060044688
申请日：2006-05-18
Applicant: 한국전자통신연구원
IPC: H01L21/3105
Abstract: 본 발명은 기판 표면뿐만 아니라 기판 자체에도 단차가 있는 반도체 기판의 단차를 제거하기 위한 반도체 기판의 평탄화 방법에 관한 것으로,
표면에 하나 이상의 단차가 있는 반도체 기판을 준비하는 단계와, 상기 반도체 기판의 상부에 자기 정렬 마스크(self aligned hard mask)를 형성하는 단계와, 상기 자기 정렬 마스크를 통해 노출된 단차를 식각 공정을 통해 제거하는 단계와, 상기 식각 공정 후 상기 자기 정렬 마스크를 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면 기판 자체에 단차가 있는 경우나 국부적인 영역에 대해 평탄화가 필요한 경우와 같이 기존의 CMP 공정으로는 평탄화가 불가능한 경우에도 공정이 가능하다.
화학 기계적 연마, CMP, 자기 정렬 마스크,self aligned hard mask, HSQ, RIE, 단차, 평탄화-
公开(公告)号：KR100714924B1
公开(公告)日：2007-05-07
申请号：KR1020050091288
申请日：2005-09-29
Applicant: 한국전자통신연구원
IPC: B82B3/00 , H01L21/336
CPC classification number: H01L51/105 , B82Y10/00 , H01L51/0023 , H01L51/0595
Abstract: 본 발명은 수 나노미터(nm) 이하의 폭을 갖는 나노갭(nano-gap)을 사이에 두고 두 개의 전극이 접해 있는 나노갭 전극소자의 제작 방법에 관한 것으로, 서로 다른 식각비를 갖는 반도체층들을 이용하여 공기중에 부양된 구조의 나노 구조물을 형성하고, 반도체층으로부터 나노 구조물까지의 높이, 나노 구조물의 폭 및 금속의 증착 각도를 조절하여 나노갭을 형성한다. 나노갭의 위치와 폭을 용이하게 조절할 수 있고 반복되는 구조를 갖는 어레이 형태의 나노갭을 동시에 형성할 수 있다.
나노 구조물, 증착 각도, 나노갭, 전극소자, 어레이-
公开(公告)号：KR100639971B1
公开(公告)日：2006-11-01
申请号：KR1020040108155
申请日：2004-12-17
Applicant: 한국전자통신연구원
IPC: H01L29/78
CPC classification number: H01L29/66772 , H01L29/66636 , H01L29/78618
Abstract: 본 발명의 초박막의 에스오아이 모스 트랜지스터(SOI MOSFET)는, 반도체기판과, 반도체기판 위에서 중앙부를 제외한 나머지 부분이 리세스된 매몰절연막과, 리세스된 매몰절연막 위에 배치되는 초박막의 단결정실리콘막패턴과, 초박막의 단결정실리콘막패턴 위에서 게이트절연막패턴 및 게이트도전막패턴이 순차적으로 적층되어 구성되는 게이트스택과, 게이트스택 측벽에 배치되는 게이트스페이서막과, 그리고 리세스된 매몰절연막 위에 배치되어 초박막의 단결정실리콘막의 하부면 중에서 리세스된 매몰절연막의 중앙부와 중첩되지 않는 하부면과 중첩되는 리세스된 소스/드레인영역을 구비한다.
-
-
-
-
-
-
-
-
-
Search Results
218
records
(took 0.025 seconds)
