-
公开(公告)号：KR1019980047249A
公开(公告)日：1998-09-15
申请号：KR1019960065725
申请日：1996-12-14
Applicant: 한국전자통신연구원 , 주식회사 엘지데이콤
IPC: H04L12/28
Abstract: 본 발명은 비동기 전달 모드망을 기본으로 하는 미래 공중육상 이동통신 시스템과 기존 공중 통신망과의 정합을 위한 정합장치에 관한 것으로 비동기 전달 모드 사용자-망 인터페이스인 비동기 전달 모드-UNI와 기존 공중 통신망 정합을 위한 T1 또는 E1 DS-1 레벨의 전송망간의 상호 변환 기술을 이용한 정합장치로 정합장치내에 무선환경에서의 대역폭 축소를 위한 소스코드를 기존 공중 통신망망에서 사용되는 PCM 데이터로 변환하는 보코딩 기능과 이에 따른 지연에 따라 발생된 반향을 제거하기 위한 반향 제거기를 내장하여 미래 공중 육상 이동통신 시스템 망과 기존 공중 통신망 망과의 정합에 사용될 수 있도록 구성함으로써 시스템 구성의 효율성을 높일 수 있는 효과가 있다.
-
-
公开(公告)号：KR1019950016419A
公开(公告)日：1995-06-17
申请号：KR1019930025357
申请日：1993-11-26
Applicant: 한국전자통신연구원
IPC: H04W88/08
Abstract: 본 발명은 디지틀 이동통신 교환기내에 이용되는 반향제거장치에 관한 것으로, 특징 디지틀 이동통교환기와 기존의 공중전화망(PSTN)과의 연동시 발생하는 반향을 제거하는 전화망 반향 제거장치에 관한 것으로, 상위 프로세서인 타임 스위치 제어 프로세서와 정보를 송수신하기 위한 TD-버스 정합수단(100), 상기 TD-버스 정합수단(100)에 연결되어 자신이 속한 시스템을 제어 및 감독하는 제어수단(200), 상기 TD-버스 정합수단(100)과 상기 제어수단(200)을 통해 해당 채녈을 외부의 타임 스위치 장치에서 받아 반향 제거를 수행하여 상기 제어수단(200)과 타임 스위치 장치로 전송하는 DSP수단(300), 및 상기 DSP수단(300)으로부터의 반향 제거된 채널을 타임 스위치 장치로 전송할 때 데이터의 충돌을 피하고 오류가 발생한 DSP의 영향을 받지 않고 데이터를 송출할 수 있도록 하는 서브 하이웨이 정합수단(400)을 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1019950010437A
公开(公告)日：1995-04-28
申请号：KR1019930019216
申请日：1993-09-21
IPC: H04L12/28
Abstract: 본 발명은 디지털 교환기에서 소규모 가입자의 통신 서비를 위해 원격지에 가입자 정합기능을 갖는 소규모의 교환기를 설치하는 망 설계에 있어서 가격 비중이 가장 큰 선로의 비용을 최소화하되 모국에 수용된 가입자와 동일한 서비스를 제공하기 위한 전전자 교환기 원격 가입자 정합장치인 RASM(Remote Access Subscriber Module)에 관한 것으로 자국과 모국 사이의 링크를 T1, 또는 El 전송로를 통하여 제공하는 원격 교환 장치 및 프레임 구조에 관한 것으로, 원격 교환기와 모국교환기 사이의 거리 제한 없이 안정된 통신을 수행할 수 있고, 특히, 모국 교환기와의 링크에 장애가 발생했을 때에도 원격 교환장치 수용 가입자에게 우회경로 및 중계선을 통한 서비스의 제공이 가능하며, 통신 사업자 측면에서는 원격 교환장치에 설치된 로컬 메모리를 통해 모 자국 간 경로 장애시에도 모든 서비스를 제공하고 그에 따른 과금이 가능한 효과가 있다.
-
公开(公告)号：KR1019940006751B1
公开(公告)日：1994-07-27
申请号：KR1019910026067
申请日：1991-12-30
IPC: H04Q11/06
Abstract: The T-S-T switch network testing method includes the steps of: testing a T-S-T talking path whether it is normal or abnormal; if it is abnormal, transmitting a test pattern to the talking path, comparing the test pattern received through the talking path and reporting a test result to a maintenance processor, thereby accurately monitoring switch network trouble.
Abstract translation: T-S-T交换机网络测试方法包括以下步骤：测试T-S-T通话路径是否正常或异常; 如果不正常，将测试模式发送到通话路径，比较通过通话路径接收的测试模式，并将测试结果报告给维护处理器，从而准确监控交换机网络故障。
-
Patent Agency Ranking
公开(公告)号：KR1019930015939A
公开(公告)日：1993-07-24
申请号：KR1019910026067
申请日：1991-12-30
IPC: H04Q11/06
Abstract: 본 발명의 목적은 이러한 TST 구조의 스위치 네트워크에 있어서 스위치 네트워크의 고장 유무를 간단하고 정확하게 항상 감시하고 시험할 수 있는 방법을 제공하는 데 있다.
타임스위치장치(1,2,3)에서 타임슬럿 교환을 거친 후, 스위치 네트워크 링크 인터페이스 회로(TLI)(8)를 통하고, 65.536Mbps(1K 타임슬럿)의 광 링크를 통하여 데이터 링크 인터페이스 장치(CDL)에 입력되고, 공간분할 스위치(SSW)(6)에서 공간분할 스위칭된 후, 역방향으로 다시 해당 타임스위치까지 연결되는 TST 통화로를 정상인가 비정상인가를 시험하는 제1단계, 및 비정상인 경우 비정상인 위치를 찾아내어 유지보수를 쉽게 하도록 하는 테스트 패턴을 통화로에 송출하고, 통화로를 거쳐 돌아온 테트스 페턴을 수신하고 비교하여, 그 시험 결과를 유지보수 프로세서에 보고하는 제2단계를 구비하고 있는 것을 특징으로 한다.-
-
-
公开(公告)号：KR1019920001860B1
公开(公告)日：1992-03-05
申请号：KR1019890011574
申请日：1989-08-14
IPC: H04Q11/04
Abstract: The time switch writes PCM data received from a multiplexer-demultiplexer (MDXA) on a communication memory and interchanges time slots. The time switch includes a first latch (1) for latching data income with speed of 8.192 Mbps by 8.192 clock signal, a parity checker (2) for detecting and correcting the parity fault in input data, a timing control circuit (9) for providing clock signal, a communication memory (3) for reading and writing the PCM data by counter output and random read address signal, a second latch (4) for latching the parallel data transmitted from the memory (3), a control memory interfacing unit (6) for receiving modes and addresses of a time switch processor (TSP) and sending corresponding data, and a circuit pack checker (11) for decoding circuit pack inspection bit to enable the latch (4) so that corresponding time slot data is transmitted.
Abstract translation: 时间转换器将从多路复用器 - 解复用器（MDXA）接收的PCM数据写入通信存储器并交换时隙。 该时间开关包括用于通过8.192时钟信号锁定8.192Mbps速率的数据收入的第一锁存器（1），用于检测和校正输入数据中的奇偶校验故障的奇偶校验器（2），用于提供 时钟信号，用于通过计数器输出和随机读取地址信号读取和写入PCM数据的通信存储器（3），用于锁存从存储器（3）发送的并行数据的第二锁存器（4），控制存储器接口单元 6），用于接收时间交换处理器（TSP）的模式和地址并发送对应的数据;以及电路板检查器（11），用于解码电路组检查位以使锁存器（4）能够发送对应的时隙数据。
-
公开(公告)号：KR1019920001859B1
公开(公告)日：1992-03-05
申请号：KR1019890011573
申请日：1989-08-14
IPC: H04Q11/04
Abstract: The apparatus is to control maximum four time switch memory apparatus (TSMA) and to interchange data for testing time switch control memory apparatus (TCMA) with a time switch processor (TSP). The apparatus includes an interfacing unit (1) for interfacing the TSP and the TSMA, a shift register (2) for converting serial MOD/ADDR signal into parallel, a decoder (3) for decoding four mode bits to discriminate TSP functions, a circuit pack inspecting circuit for checking a circuit pack, a TSMA interfacing unit (5) for interchanging data with the TSMA, a latch unit (9) for latching 16 bit data transmitted from a shift register (8), a control memory unit (10) for reading and writing data needed to control the TSMA, a timing controller (6) for generating internal reference clock signal and latch clock signal, and a parity checker (11) for checking the parity code of the 16 bit data.
Abstract translation: 该装置用于控制最多四个时间切换存储装置（TSMA），并用时间交换处理器（TSP）来交换用于测试时间切换控制存储装置（TCMA）的数据。 该装置包括用于将TSP和TSMA进行接口的接口单元（1），用于将串行MOD / ADDR信号并行转换的移位寄存器（2），用于解码四个模式位以区分TSP功能的解码器（3） 用于检查电路板的组件检查电路，用于与TSMA交换数据的TSMA接口单元（5），用于锁存从移位寄存器（8）发送的16位数据的锁存单元（9），控制存储单元（10） 用于读取和写入控制TSMA所需的数据，用于产生内部参考时钟信号和锁存时钟信号的定时控制器（6），以及用于检查16位数据的奇偶校验码的奇偶检验器（11）。
-
-
-
-
-
-
-
-
-
Search Results
113
records
(took 0.019 seconds)
