Patent search ap:"BOE Technology Group Co.. Ltd." Page 9

81.

发明专利
薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ审中-公开
Title translation: 一种薄膜晶体管及其制造方法，所述阵列基板，以及显示

公开(公告)号：JP2016519847A

公开(公告)日：2016-07-07

申请号：JP2016503517

申请日：2013-07-02

Applicant: 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. , 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd.

Inventor： 翔 ▲劉▼ , 翔 ▲劉▼ , ▲剛▼ 王 , ▲剛▼ 王 , 建▲設▼ 薛 , 建▲設▼ 薛

IPC: H01L29/786 , G02F1/1368 , G09F9/30 , H01L21/28 , H01L21/336 , H01L29/417

CPC classification number: H01L29/78606 , H01L21/441 , H01L27/1225 , H01L27/1259 , H01L29/45 , H01L29/4908 , H01L29/66969 , H01L29/78618 , H01L29/7869 , H01L29/78693

Abstract: 本発明は、薄膜トランジスタ及びその製造方法、アレイ基板並びにディスプレイを提供する。薄膜トランジスタは、基板、基板上に形成されたゲート電極、ソース電極、ドレイン電極及び半導体層と、ゲート電極と半導体層との間にあり、或いは、ゲート電極とソース電極及びドレイン電極との間にあるゲート絶縁層、及び半導体層とソース電極及びドレイン電極との間にあり、ソース接触穴及びドレイン接触穴を有するエッチング阻止層と、ソース電極と半導体層との間にあるソースバッファー層、及びドレイン電極と半導体層との間にあるドレインバッファー層と、を備え、ソース電極及びドレイン電極は金属銅電極であり、バッファー層は銅合金層である。ソースバッファー層及びドレインバッファー層を形成することによって、その上にあるソース電極及びドレイン電極層、及びその下方にある半導体層の付着力が向上され、TFTの性能も向上され、画像の品質も向上された。

Abstract translation: 本发明是薄膜晶体管及其制造方法，提供一种阵列基板和显示器。的薄膜晶体管基板，形成在基板上的栅电极，源电极，漏电极和半导体层是在栅电极和半导体层之间，或者在栅电极与源电极和漏电极之间栅绝缘层，和在半导体层与源电极和漏电极，以及具有源极接触孔和漏接触孔，源极电极与半导体层之间的源缓冲层和漏电极的蚀刻停止层之间和与所述半导体层，源电极和漏电极之间的漏极缓冲层是金属铜电极，所述缓冲层是铜合金层。通过形成源缓冲层和漏电极缓冲层，源电极和它上面的漏电极层，所述半导体层的粘附在其下部，TFT的性能也得到改善，提高，增强了图像的质量它一直。

82.

发明专利
Array substrate, 3d display device, and driving method for the same 审中-公开
Title translation: 阵列基板，3D显示装置及其驱动方法

公开(公告)号：JP2014115635A

公开(公告)日：2014-06-26

申请号：JP2013227479

申请日：2013-10-31

Applicant: Boe Technology Group Co Ltd , ビーオーイーテクノロジーグループカンパニーリミテッドBoe Technology Group Co., Ltd. , Beijing Boe Display Technology Co Ltd , ベイジンビーオーイーディスプレイテクノロジーカンパニーリミテッドBeijing Boe Display Technology Co., Ltd.

Inventor： ZHANG LIANG , SHAO XIBIN , WANG DAN , HU WEIHAO , XU YIZHEN , HOU SHUAI

IPC: G09G3/36 , G09G3/20

CPC classification number: H04N13/0497 , G09G3/003 , G09G3/3677 , G09G2310/0224 , G09G2310/0281 , G09G2320/0209

Abstract: PROBLEM TO BE SOLVED: To provide an array substrate, 3D display device, and a driving method for the same which relate to a field of 3D display.SOLUTION: The array substrate comprises a substrate, 2n rows (n is a natural number) of pixel units formed on the substrate in a matrix form, and gate lines corresponding to pixel units in the rows respectively and each of which is connected to a gate of a thin film transistor of a corresponding pixel unit. The gate lines receive a gate scanning signal with a prescribed time period so that the gate lines corresponding to pixel units in (2k-1)th rows (k is a natural number equal to or larger than 1 and is equal to or smaller than n) receive the gate scanning signal in a first time of the prescribed time period, and the gate lines corresponding to pixel units in (2k)th rows receive the gate scanning signal in a second time of the prescribed time period. This technique can achieve 3D display while improving the refresh rate of a display panel and ensuring the charging duration of pixel electrodes.

Abstract translation: 要解决的问题：提供一种与3D显示领域相关的阵列基板，3D显示装置及其驱动方法。解决方案：阵列基板包括基板，2n行（n为自然数）以矩阵形式形成在基板上的像素单元，以及分别对应于行中的像素单元的栅极线，并且每个栅极线连接到相应像素单元的薄膜晶体管的栅极。栅极线以规定的时间周期接收栅极扫描信号，使得对应于（2k-1）行中的像素单位的栅极线（k是等于或大于1并且等于或小于n的自然数））在规定时间段的第一时间接收栅极扫描信号，并且与第（2k）行中的像素单元相对应的栅极线在规定时间段的第二时间接收栅极扫描信号。该技术可以在提高显示面板的刷新率并确保像素电极的充电持续时间的同时实现3D显示。

83.

发明专利
生体認証情報の検出方法、生体認証センサおよび表示装置审中-公开

公开(公告)号：JP2022501669A

公开(公告)日：2022-01-06

申请号：JP2020563913

申请日：2019-03-04

Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD.

Inventor： チャンフェン・リ , ハイシェン・ワン , シャオチュアン・チェン , レイ・ワン , インミン・リウ , シュエヨウ・カオ , ユンケ・チン

IPC: G06F3/044 , G06F3/042 , A61B5/1172 , G06T1/00

Abstract: ベース基板と、発光層と、前記ベース基板上に位置するタッチ検出層と、前記発光層の前記ベース基板から離れた側に位置する封止カバーと、前記発光層と前記ベース基板との間に位置する感光層と、を備える生体認証センサを設けることと、タッチ検出回路によりタッチのタッチ位置を特定することと、前記タッチ位置に基づいて走査領域を特定することと、前記発光層を制御して、走査パターンにより前記タッチ位置を含む前記走査領域を走査する走査光源を形成することと、前記複数の光センサからの信号に基づいて、使用者の肌に接触している前記生体認証センサの表面によって反射された反射光の光強度分布を特定することと、前記光強度分布に基づいて前記生体認証情報を特定することと、を含む、生体認証情報の検出方法。

84.

发明专利
画像処理用の装置及び方法、並びにニューラルネットワークトをトレーニングするシステム审中-公开

公开(公告)号：JP2022501663A

公开(公告)日：2022-01-06

申请号：JP2020529196

申请日：2019-04-23

Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD.

Inventor： ナバレッテ、ミケリーニパブロ , ジュー、ダン , リウ、ハンウェン

IPC: G06T1/00

Abstract: 本開示は、全般的には、深層学習技術分野に関する。複数の相関性画像を生成する装置は、トレーニング画像を受信し、前記トレーニング画像から少なくとも1つ以上の特徴を抽出して前記トレーニング画像に基づいて第1特徴画像を生成するように構成される特徴抽出ユニットと、前記第1特徴画像を正規化し、第2特徴画像を生成するように構成される正規化器と、前記第2特徴画像に対して複数回の並進シフトを行って複数のシフトされた画像を生成し、前記複数のシフトされた画像の各々を前記第2特徴画像と相関させて複数の相関性画像を生成するように構成されるシフト相関ユニットとを含み得る。【選択図】図1

85.

发明专利
シフトレジスタユニット、ゲート駆動回路及び駆動方法审中-公开

公开(公告)号：JP2021536089A

公开(公告)日：2021-12-23

申请号：JP2020562670

申请日：2019-06-06

Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD. , 合肥▲シン▼晟光▲電▼科技有限公司 , HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO.,LTD.

Inventor： ▲馮▼ 雪▲歡▼ , 李永▲謙▼

IPC: G09G3/20 , G09G3/3266 , G11C19/28

Abstract: シフトレジスタユニット、ゲート駆動回路及び駆動方法である。当該シフトレジスタユニット(10)は、第1の入力回路(100)と、第2の入力回路(200)と、出力回路(300)とを含む。第1の入力回路(100)は、第1の入力信号(STU1)に応答して第1のノード(H)を充電することで第1のノード(H)のレベルを制御するように構成され、第2の入力回路(200)は、第2の入力信号(STU2)に応答して第2のノード(Q)を充電することで第2のノード(Q)のレベルを制御するように構成され、出力回路(300)は、第1のノード(H)のレベル及び第2のノード(Q)のレベルの協同制御で、出力信号を出力端(OP)に出力するように構成される。当該シフトレジスタユニット(10)から構成されるゲート駆動回路(20)は、表示パネルにおけるサブ画素ユニットに対してランダム補償を行うことができ、長時間の1水平ラインずつの順次補償がもたらす表示不良を回避することができる。

86.

发明专利
シフトレジスタユニット、アレイ基板、表示パネル、表示装置、及びシフトレジスタユニットの駆動方法有权

公开(公告)号：JP6985145B2

公开(公告)日：2021-12-22

申请号：JP2017543359

申请日：2017-01-25

Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD.

Inventor： ジャンジエ・マ

IPC: G09G3/20 , G09G3/3233 , G11C19/28 , G09G3/3266

87.

发明专利
アレイ基板、その検出方法、ディスプレイパネル及びディスプレイデバイス审中-公开

公开(公告)号：JP2021535413A

公开(公告)日：2021-12-16

申请号：JP2019565314

申请日：2019-05-30

Applicant: 京東方科技集團股▲ふん▼有限公司 , BOE TECHNOLOGY GROUP CO.,LTD. , 北京京▲東▼方技▲術▼▲開▼▲発▼有限公司 , BEIJING BOE TECHNOLOGY DEVELOPMENT CO.,LTD.

Inventor： チョンホンフェイ , ハオシュエグアン

IPC: G09G3/20 , G09G3/3225 , G02F1/1368 , G09F9/30

Abstract: 本開示は、アレイ基板、その検出方法、ディスプレイパネル、およびディスプレイデバイスを公開した。当該アレイ基板は、ベース基板の表示領域と表示領域を囲む周辺領域を有するベース基板と、複数のサブピクセルユニットアレイを表示領域内に配置する複数のサブピクセルユニットと、各データ線が対応する列のサブピクセルユニットに電気接続する複数のデータ線と、周辺領域の第1側面に位置し、ゲート制御線と第1スイッチングトランジスタのゲートに電気接続するゲート制御線と、を含む。少なくとも1つの第1スイッチングトランジスタ、第1スイッチングトランジスタは周辺領域の第1側面に位置し、第1スイッチングトランジスタのドレインは1つデータ線に電気接続し、第1スイッチングトランジスタのドレインに接続されたデータ線は第1データ線とする。少なくとも1本の検出線、検出線は少なくとも周辺領域の第1側面と第2側面に位置し、第1側面と第2側面は隣接する側面であり、検出線は第1スイッチングトランジスタのソースに電気接続する。