中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1622 records (took 0.031 seconds)

    MANUFACTURING METHOD OF DRAM CAPACITORS AND CORRESPONDING DEVICE
    84.
    发明申请
    MANUFACTURING METHOD OF DRAM CAPACITORS AND CORRESPONDING DEVICE 审中-公开
    DRAM电容器及相应器件的制造方法

    公开(公告)号：WO2008087499A1

    公开(公告)日：2008-07-24

    申请号：PCT/IB2007/050820

    申请日：2007-01-17

    Applicant: STMICROELECTRONICS CROLLES 2 SAS ,  NXP B.V. ,  FREESCALE SEMICONDUCTOR, INC. ,  CAILLAT, Christian ,  BERTHELOT, Audrey ,  PIAZZA, Marc ,  PERINO-GALLICE, Laurence ,  BOECK, Bruce ,  DE JONGHE, Véronique

    Inventor： CAILLAT, Christian ,  BERTHELOT, Audrey ,  PIAZZA, Marc ,  PERINO-GALLICE, Laurence ,  BOECK, Bruce ,  DE JONGHE, Véronique

    IPC: H01L21/8242 ,  H01L21/02 ,  H01L27/108 ,  H01L27/02

    CPC classification number: H01L28/91 ,  H01L27/0207 ,  H01L27/10811 ,  H01L27/10852 ,  H01L27/10888

    Abstract: The invention concerns a method of forming capacitors in a first layer (204) of an integrated dram circuit, the first layer (204) comprising isolated bottom plates (222) formed lining trenches (220) in an insulating layer (218), each of the bottom plates being etched back such that it does not extend to the top of the trench in which it is formed, the method consisting of depositing a dielectric layer (225) over the first layer, covering the bottom plates; depositing a layer (228) of conducting material over the first layer, the layer of conducting material filling the trenches (220),- etching, in a first region (232) including the area above an edge of each of the adjacent bottom plates, the layer of conducting material and the dielectric layer to a depth chosen such that the insulating layer is exposed and the bottom capacitor plate is not exposed by said etch; and forming, in the first region, a contact traversing the first layer in between the adjacent bottom plates of the capacitors.

    Abstract translation: 本发明涉及一种在集成电路电路的第一层（204）中形成电容器的方法，所述第一层（204）包括形成在绝缘层（218）中的衬套沟槽（220）中的隔离的底板（222），每个 底板被回蚀，使得其不延伸到其形成的沟槽的顶部，该方法包括在第一层上沉积介电层（225），覆盖底板; 在第一层上沉积导电材料层（228），填充沟槽（220）的导电材料层 - 在包括每个相邻底板的边缘上方的区域的第一区域（232）中蚀刻， 导电材料层和电介质层的深度被选择为使得绝缘层暴露并且底部电容器板不被所述蚀刻暴露; 以及在所述第一区域中形成穿过所述电容器的相邻底板之间的所述第一层的触点。

    METHOD OF FABRICATING A TRANSISTOR WITH SEMICONDUCTOR GATE COMBINED LOCALLY WITH A METAL
    85.
    发明申请
    METHOD OF FABRICATING A TRANSISTOR WITH SEMICONDUCTOR GATE COMBINED LOCALLY WITH A METAL 审中-公开
    制造半导体门与金属组合的晶体管的方法

    公开(公告)号：WO2008084085A1

    公开(公告)日：2008-07-17

    申请号：PCT/EP2008/050260

    申请日：2008-01-10

    Applicant: STMICROELECTRONICS CROLLES 2 SAS ,  NXP B.V. ,  MÜLLER, Markus ,  BIDAL, Grégory

    Inventor： MÜLLER, Markus ,  BIDAL, Grégory

    IPC: H01L21/28

    CPC classification number: H01L29/517 ,  H01L21/28052 ,  H01L21/28097 ,  H01L21/28105 ,  H01L29/42376 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

    Abstract: The invention concerns a method of forming a field effect transistor comprising a gate (G) formed on an insulating layer, the gate having, in a zone in contact with the insulating layer, a semiconducting central zone (50) and lateral zones (48) in the length of the gate (G), the method comprising forming a gate (G) comprising a portion of insulating layer (32), a portion of semiconducting layer formed over the insulating layer (32), and a portion of mask layer formed over the semiconducting layer; performing an etching of the portion of the mask layer such that only a portion in the centre of the gate (G) remains; and reacting the semiconducting gate with a metal deposited over the gate.

    Abstract translation: 本发明涉及一种形成场效应晶体管的方法，该场效应晶体管包括形成在绝缘层上的栅极（G），该栅极在与绝缘层接触的区域内具有半导体中心区域（50）和侧向区域（48） 在栅极（G）的长度上，所述方法包括形成包括绝缘层（32）的一部分的栅极（G），形成在绝缘层（32）上的半导体层的一部分，以及形成的掩模层的一部分 在半导体层上; 对掩模层的部分进行蚀刻，使得只有栅极（G）的中心部分保留; 并使半导电栅极与沉积在栅极上的金属反应。

    CONDENSATEUR A FILMS MINCES A STABILITE ELEVEE ET PROCEDE DE FABRICATION
    86.
    发明申请
    CONDENSATEUR A FILMS MINCES A STABILITE ELEVEE ET PROCEDE DE FABRICATION 审中-公开
    电容器薄膜的高稳定性和方法

    公开(公告)号：WO2008047000A2

    公开(公告)日：2008-04-24

    申请号：PCT/FR2007/001701

    申请日：2007-10-16

    Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ,  STMICROELECTRONICS (CROLLES 2) SAS ,  DEFAY, Emmanuel ,  GUILLAN, Julie ,  BLONKOWSKI, Serge

    Inventor： DEFAY, Emmanuel ,  GUILLAN, Julie ,  BLONKOWSKI, Serge

    IPC: H01G4/10 ,  H01G4/33 ,  H01G4/06

    CPC classification number: H01G4/1218 ,  H01G4/1254 ,  H01G4/33 ,  H01L27/016 ,  H01L28/40 ,  H01L28/56

    Abstract: Le diélectrique (6) d'un condensateur (1) est constitué par la superposition d'au moins deux couches minces (6a, 6b) constituées par un même oxyde métallique, respectivement sous forme cristalline et amorphe et présentant respectivement des coefficients quadratiques de capacité relative en fonction de la tension de signes opposés. Les épaisseurs respectives d a et d c des couches minces amorphe (6b) et cristalline (6a) répondent aux formules générales suivantes : dans lesquelles ε 0 correspond à la permittivité du vide, ε c et ε a correspondent aux permittivités relatives de l'oxyde métallique respectivement sous forme cristalline et sous forme amorphe, C s0 correspond à la capacité surfacique totale à champ nul, γ c et γ a correspondent aux coefficients quadratiques de capacité relative en fonction du champ électrique de l'oxyde métallique respectivement sous forme cristalline et sous forme amorphe.

    Abstract translation:

    一个电容器（1）的二电子电器（6）构成Dé 由至少两个薄层的重叠（6A，6B）由每m ecircéES; M E氧化物我金属，分别以结晶和无定形形式和Pré分别感觉二次系数容量Dé 取决于相反的符号＆eacute的电压;第 电子各自d <子>厚度a 和d <子>诉非晶薄膜（6b）和结晶性（图6a）的řé打好式克é否E以下罗音：其中 ε<子> 0 是＆agrave; 介电常数＆eacute; 真空，ε<子> v 和ε<子>一正在分别金属结晶形式和无定形形式的介电常数（E S）相对于氧化物M E，C <子> S0 < /子>是＆agrave; 能力é 总表面＆agrave; 零场，γ<子> v 和γ<子>一对应于电容De的二次系数 相对视场Dé电氧化物M E下分别金属结晶形式和无定形形式。

    Procédé de fabrication d'un capteur d'images
    90.
    发明专利
    Procédé de fabrication d'un capteur d'images 未知

    公开(公告)号：FR3126170B1

    公开(公告)日：2024-10-04

    申请号：FR2108614

    申请日：2021-08-10

    Applicant: STMICROELECTRONICS CROLLES 2 SAS

    Inventor： BAR PIERRE ,  HUGUENIN JEAN LUC

    IPC: H01L27/146

    Abstract: Procédé de fabrication d'un capteur d'images La présente description concerne un procédé de fabrication d'un capteur d'images comportant :a) la formation d'une pluralité de microlentilles (23) dans une couche (15) en une première résine ;b) après l'étape a), la formation d'un masque (25) en une deuxième résine, sur et en contact avec ladite couche (15) ; etc) après l'étape b), la gravure chimique par plasma de ladite couche (15), à travers le masque (25). Figure pour l'abrégé : Fig. 11

Patent Agency Ranking