公开(公告)号：WO2015025106A2

公开(公告)日：2015-02-26

申请号：PCT/FR2014/052099

申请日：2014-08-18

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  STMICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： MONFRAY, Stéphane ,  MAITRE, Christophe ,  KOKSHAGINA, Olga ,  SKOTNICKI, Thomas ,  SOUPREMANIEN, Ulrich

IPC: H02N1/08

CPC classification number: H02N1/08 ,  B81B3/0021 ,  B81B3/0024 ,  B81B2203/053 ,  F01K5/02 ,  H02N1/006

Abstract: L'invention concerne un dispositif (400) de conversion d'énergie, comprenant une enceinte (430) contenant des gouttes d'un liquide (427) et un transducteur capacitif à électret (417, 419, 421) couplé à cette enceinte.

Abstract translation: 本发明涉及一种用于转换能量的装置（400），包括容纳液滴（427）的外壳（430）和耦合到该外壳的驻极体电容换能器（417,419,421）。

公开(公告)号：WO2014016147A2

公开(公告)日：2014-01-30

申请号：PCT/EP2013/064863

申请日：2013-07-12

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  STMICROELECTRONICS SA

Inventor： LAMY, Yann ,  GUILLER, Olivier ,  JOBLOT, Sylvain

IPC: H01G4/33 ,  H01L49/02 ,  H01L21/02

CPC classification number: H01G4/306 ,  H01G4/33 ,  H01G4/38 ,  H01L28/87 ,  H01L28/91 ,  H05K1/181

Abstract: L'invention a trait à un procédé pour la réalisation d'une capacité comprenant une formation d'un empilement capacitif dans une portion d'un substrat (112), le procédé comportant : la formation d'une cavité (165) suivant l'épaisseur de la portion du substrat (112) à partir d'une face supérieure dudit substrat (112), le dépôt d'une pluralité de couches participant à l'empilement capacitif sur la paroi de la cavité (165) et sur la surface de la face supérieure et un enlèvement de la matière des couches jusqu'à la surface de la face supérieure, caractérisé en ce que la formation de la cavité (165) comporte la formation d'au moins une tranchée (164) et, associé à chaque tranchée (164), d'au moins un caisson (163), ladite au moins une tranchée (164) comportant une embouchure de tranchée débouchant dans le caisson (163), ledit caisson (163) comportant une embouchure de caisson débouchant au niveau de la surface de la face supérieure, l'embouchure de caisson étant formée plus grande que l'embouchure de tranchée.

Abstract translation: 本发明涉及一种用于制造电容器的方法，包括在衬底（112）的一部分中形成电容器堆叠，所述方法包括：沿着衬底（112）的部分的厚度形成空腔（165） ）从所述衬底（112）的上表面沉积有助于所述电容器叠层的多个层到所述空腔（165）的壁上并沉积到所述上表面的表面上，并且从所述层中去除物质 直到达到上表面的表面，其特征在于，空腔（165）的形成包括形成至少一个槽（164），并且与至少一个箱（163）的每个沟槽（164）相关联， ，所述至少一个沟槽（164）包括通向所述盒（163）的沟槽出口，所述盒（163）包括在所述上表面的所述表面处开口的盒出口，所述盒出口被成形为 大于沟渠出口。

公开(公告)号：WO2010049509A1

公开(公告)日：2010-05-06

申请号：PCT/EP2009/064326

申请日：2009-10-29

Applicant: STMICROELECTRONICS SA ,  ISSON, Olivier ,  MOREL, Thomas ,  BELVEZE, Fabrice

Inventor： ISSON, Olivier ,  MOREL, Thomas ,  BELVEZE, Fabrice

IPC: H04L25/03

CPC classification number: H04L25/03057 ,  H04L25/03159 ,  H04L2025/03414 ,  H04L2025/03522

Abstract: The invention concerns receive circuitry for demodulating an input signal received from a transmission channel, the receive circuitry having a decision feedback equalizer (228) including an inter-carrier interference estimation block (324) arranged to provide an estimation (R ICI (n) ) of inter-carrier interference (ICI) noise based on at least a channel estimation (Ĥ STAT (n-1) ) determined for a previous symbol, a channel estimation (Ĥ STAT (n+1) ) determined for the next symbol, and on a previous estimation (Ŝ i-1 (n) ) of the symbol data for the current symbol, the previous estimation being provided by a feedback path comprising a demapping block (314); and correction circuitry (310, 312, 314, 316) arranged to determine the estimation of the original data signal based on the estimation of ICI noise subtracted from the input signal.

Abstract translation: 本发明涉及用于解调从传输信道接收的输入信号的接收电路，所述接收电路具有包括载波间干扰估计块（324）的判决反馈均衡器（228），所述载波间干扰估计块被布置成提供估计（RICI（n）） 基于至少为先前符号确定的信道估计（HSTAT（n-1）），针对下一个符号确定的信道估计（HSTAT（n + 1）），以及前一个符号确定的载波间干扰（ICI） 估计（Si-1（n））当前符号的符号数据，先前估计由包括解映射块（314）的反馈路径提供; 以及校正电路（310,312,314,316），其布置成基于从输入信号中减去的ICI噪声的估计来确定原始数据信号的估计。

公开(公告)号：WO2010043466A1

公开(公告)日：2010-04-22

申请号：PCT/EP2009/062075

申请日：2009-09-17

Applicant: STMICROELECTRONICS SA ,  WANG, Shu

Inventor： WANG, Shu

IPC: H02M3/157 ,  H02M3/156

CPC classification number: H02M3/157 ,  H02M3/156 ,  H02M2001/0012

Abstract: The invention concerns a control circuit arranged to generate a control signal (V c ) for controlling at least one transistor of a switched mode power supply (SMPS, 102) during first, second and third successive time periods based on a feedback voltage (V F ), wherein during the first and third time periods the control circuit is adapted to regulate the output voltage of the SMPS to a first voltage level, and during the second time period the control circuit is adapted to control the SMPS to output a low voltage, the control circuit having a memory (304) adapted to store an indication of the control signal generated by the control circuit at the end of the first time period, wherein the control circuit is adapted to output a control signal based on the stored indication at the start of the third time period.

Abstract translation: 本发明涉及一种控制电路，其被布置为基于反馈电压（VF）产生用于在第一，第二和第三连续时间段期间控制开关模式电源（SMPS，102）的至少一个晶体管的控制信号（Vc） 其中在所述第一和第三时间段期间，所述控制电路适于将所述SMPS的输出电压调节到第一电压电平，并且在所述第二时间段期间，所述控制电路适于控制所述SMPS以输出低电压，所述控制 电路具有适于在第一时间段结束时存储由控制电路产生的控制信号的指示的存储器（304），其中控制电路适于基于在开始时存储的指示输出控制信号 第三个时期。

公开(公告)号：WO2010040740A1

公开(公告)日：2010-04-15

申请号：PCT/EP2009/062962

申请日：2009-10-06

Applicant: STMicroelectronics SA ,  CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE (CNRS) ,  CATHELIN, Andreia ,  THURIES, Stéphane ,  GODET, Sylvain ,  TOURNIER, Eric ,  GRAFFEUIL, Jacques

Inventor： CATHELIN, Andreia ,  THURIES, Stéphane ,  GODET, Sylvain ,  TOURNIER, Eric ,  GRAFFEUIL, Jacques

IPC: H04B1/69

CPC classification number: H04B1/7174

Abstract: Système de génération d'un signal impulsionnel du type à bande ultra large, comprenant un dispositif de synthèse numérique directe de fréquence (DDS) comportant un accumulateur de phase (ACCP) apte à délivrer à une première fréquence (Fclk) des phases codées sur i bits mutuellement espacées d'un incrément de phase (Δp) différent d'une puissance de deux et situé au voisinage de 2 i-1 , et des moyens de traitement (MT) aptes à recevoir lesdites phases et agencés pour délivrer un signal de sortie (SG) modulé en amplitude dont l' enveloppe présente une succession de régions respectivement délimitées par des zones d' amplitude nulle (ZA, ZB), chaque partie de signal modulé en amplitude située dans une desdites régions formant une impulsion du type à bande ultra large (IMP) dont la fréquence centrale est égale à ladite première fréquence et dont la largeur dépend de la valeur de l'incrément de phase, et des moyens de commande (MC) aptes à contrôler le fonctionnement du dispositif de synthèse numérique pour délivrer sélectivement une ou plusieurs impulsions du type à bande ultra large.

Abstract translation: 用于产生超宽带类型的脉冲信号的系统，包括用于直接数字频率合成（DDS）的装置，其包括相位累加器（ACCP），所述相位累加器能够以在i比特上编码的第一频率（Fclk）相位传送，并由 相位增量（Δp）不同于2i-1附近的功率，处理装置（MT）能够接收所述相位并被布置成传递幅度调制输出信号（SG），其幅度为 分别由零幅度区域（ZA，ZB）界定的连续区域，位于所述区域之一中的每个幅度调制信号部分形成中心频率等于所述第一频率的超宽带类型（IMP）的脉冲，以及 其宽度取决于相位增量的值，以及能够调节数字合成装置的操作以便选择性地传送超宽带类型的一个或多个脉冲的控制装置（MC）。

公开(公告)号：WO2009007314A1

公开(公告)日：2009-01-15

申请号：PCT/EP2008/058660

申请日：2008-07-04

Applicant: STMICROELECTRONICS SA ,  PONTAROLLO, Serge ,  BERGER, Dominique

Inventor： PONTAROLLO, Serge ,  BERGER, Dominique

IPC: H01L27/06 ,  H01L29/8605

CPC classification number: H01L27/0676 ,  H01L27/0802 ,  H01L29/8605

Abstract: A resistor formed of a lightly-doped P- type region (35) formed in a portion (29) of a lightly-doped N-type semiconductor well (29) extending on a lightly-doped P-type semiconductor substrate (21), the well being laterally delimited by a P-type wall (27) extending down to the substrate, the portion of the well being delimited, vertically, by a heavily-doped N-type area (31) at the limit between the well and the substrate and, horizontally, by a heavily-doped N- type wall (33). A diode (45) is placed between a terminal (37) of the resistor and the heavily-doped N-type wall (33), the cathode of the diode being connected to said terminal.

Abstract translation: 由在轻掺杂P型半导体衬底（21）上延伸的轻掺杂N型半导体阱（29）的部分（29）中形成的轻掺杂P-型区（35）形成的电阻器， 井被由向下延伸到基板的P型壁（27）横向限定，井的部分垂直地由井和位于该井的极限处的重掺杂N型区域（31）限定， 衬底，并且由水平地由重掺杂的N型壁（33）构成。 二极管（45）被放置在电阻器的端子（37）和重掺杂的N型壁（33）之间，二极管的阴极连接到所述端子。

公开(公告)号：WO2007074317A1

公开(公告)日：2007-07-05

申请号：PCT/FR2006/051430

申请日：2006-12-27

Applicant: STMICROELECTRONICS SA ,  ROY, Mathieu ,  PIERRE, Fabien

Inventor： ROY, Mathieu ,  PIERRE, Fabien

IPC: H01M8/10 ,  H01M8/04

CPC classification number: H01M8/1097 ,  H01M8/0206 ,  H01M8/0232 ,  H01M8/04089 ,  H01M8/1004 ,  Y02P70/56 ,  Y10T29/49115

Abstract: L'invention concerne une pile à combustible dont l'empilement actif (5, 6, 7) repose sur une couche conductrice mince (29), s ' appuyant sur une plaque (21) munie de canaux transversaux d'arrivée de gaz (25), la couche conductrice mince faisant saillie dans l'empilement actif au regard de chaque canal et étant transparente audit gaz .

Abstract translation: 本发明涉及一种燃料电池，其活性叠层（5,6,7）放置在由设置有气体供应横向通道（25）的板（21）支撑的薄导体层（29）上，其中所述薄层 被投射到每个通道前面的有源堆叠中并且对所述气体是透明的。

公开(公告)号：WO2007074296A1

公开(公告)日：2007-07-05

申请号：PCT/FR2006/051403

申请日：2006-12-20

Applicant: STMICROELECTRONICS SA ,  FRANCILLON, Aurélien ,  ROCA, Vincent ,  NEUMANN, Christoph ,  MONIOT, Pascal

Inventor： FRANCILLON, Aurélien ,  ROCA, Vincent ,  NEUMANN, Christoph ,  MONIOT, Pascal

IPC: H04L9/00 ,  H04L1/00

CPC classification number: H03M13/03 ,  H03M13/033 ,  H03M13/1102 ,  H03M13/3761 ,  H03M13/63 ,  H04L1/0041 ,  H04L1/0057 ,  H04L9/06 ,  H04L9/08 ,  H04L2209/34

Abstract: L'invention concerne un procédé et un système de codage de données numériques (DATA) représentées par des symboles source, par un code correcteur d'erreur de génération de symboles de parité à partir, pour chaque symbole de parité, de plusieurs symboles source et d'au moins un symbole de parité de rang précédent, comportant au moins un chiffrement (54) d'au moins une première valeur (P 1 ) en plusieurs valeurs chiffrées et une prise en compte d'au moins une combinaison (P 1, j ) desdites valeurs chiffrées pour calculer (55) au moins une partie (P 2 ... P n-k ) des symboles de parité.

Abstract translation: 本发明涉及用于对由源符号表示的数字数据（DATA）进行编码的方法和系统，其中纠错码从每个奇偶校验符号产生奇偶校验符号，多个源符号和至少一个先前秩的奇偶校验符号， 包括至少加密一次（54）至少一个第一值（P 1> 1）到几个加密值中并且对至少一个组合进行积分（P 1> ）以计算（55）所述奇偶校验符号的至少一个部分（P 2→N 2）。

公开(公告)号：WO2007066037A1

公开(公告)日：2007-06-14

申请号：PCT/FR2006/051280

申请日：2006-12-05

Applicant: STMICROELECTRONICS SA ,  ANCEAU, Christine

Inventor： ANCEAU, Christine

IPC: H01L27/08 ,  H01L21/02

CPC classification number: H01L27/0802 ,  H01L28/20

Abstract: L'invention concerne un élément résistif comprenant deux parties résistives verticales (R1a, R1b) placées dans deux trous formés dans la partie supérieure d'un substrat (1) et une partie résistive horizontale (RIc) formée dans une cavité enterée reliant les fonds des trous.

Abstract translation: 本发明涉及一种电阻元件，包括放置在形成于基板（1）的上部的两个孔中的两个垂直电阻部分（R1a，R1b）和形成在埋入空腔中的水平电阻部分（RIc） 孔。

公开(公告)号：WO2007010115A1

公开(公告)日：2007-01-25

申请号：PCT/FR2006/001686

申请日：2006-07-11

Applicant: STMICROELECTRONICS SA ,  LA ROSA, Francesco

Inventor： LA ROSA, Francesco

IPC: G11C7/06

CPC classification number: G11C7/067 ,  G11C7/062 ,  G11C16/28

Abstract: L'invention concerne un amplificateur de lecture (SA3) pour la lecture d'une cellule mémoire (MC (i, j ,k) ) , comprenant : un nœud de lecture (Sin) relié à la cellule mémoire, un étage actif (RST3) connecté au nœud de lecture (Sin) et comprenant des moyens (TP3, TN3) pour fournir un courant de lecture (Ic) sur le nœud de lecture, et une sortie de donnée (Sout) reliée à un nœud (Nl) de l'étage actif où apparaît une tension électrique représentative de l'état de conductivité de la cellule mémoire. Selon l'invention, l'amplificateur de lecture comprend des moyens (TN5, Rl) pour ajuster une tension (Vs) apparaissant sur le nœud de lecture à une valeur inférieure à une valeur de tension de seuil (Vtn) liée à la technologie de fabrication de l'amplificateur de lecture. Application notamment à la lecture de mémoires non volatiles du type EEPROM, FLASH et PCM.

Abstract translation: 本发明涉及一种用于读取存储单元（MC（i，j，k））的读取放大器（SA3），包括：连接到存储单元的读取节点（Sin），连接到读取节点的活动级（RST3） （Sin）并且包括用于在读取节点上提供读取电流（Ic）的装置（TP3，TN3）和连接到表示状态的电压发生的活动级的节点（N1）的数据输出（Sout） 的存储单元的电导率。 本发明的特征在于，读取放大器包括用于将读出节点上出现的电压（Vs）调节到低于与读取放大器的制造技术相关的阈值电压值（Vtn）的值的装置（TN5，R1）。 本发明特别适用于读取非易失性EEPROM，FLASH和PCM存储器。