公开(公告)号：KR1020000026362A

公开(公告)日：2000-05-15

申请号：KR1019980043870

申请日：1998-10-20

Applicant: 삼성전자주식회사

Inventor： 조학주

IPC: H01L27/10

Abstract: PURPOSE: A method for manufacturing a capacitor using a supplementary layer is provided to prevent a non-standard crystallization of a PZT(Pb(Zr,Ti)O3) layer by using a supplementary layer. CONSTITUTION: A method for manufacturing a capacitor using a supplementary layer comprises the steps of: forming an interlayer dielectrics(42) on a substrate(40); forming a contact hole(44) on the interlayer dielectrics; filling a conductive plug to the contact hole; forming a first conductive layer(48) on the interlayer dielectrics comprising the conductive plug; forming a first dielectric layer(50) on the first conductive layer; forming a second dielectric layer as a supplementary layer(52) on the first dielectric layer; and forming a second conductive layer(54) on the second dielectric layer.

Abstract translation: 目的：提供一种使用辅助层制造电容器的方法，以通过使用辅助层来防止PZT（Pb（Zr，Ti）O 3）层的非标准结晶。 构成：使用辅助层制造电容器的方法包括以下步骤：在衬底（40）上形成层间电介质（42）; 在所述层间电介质上形成接触孔（44）; 将导电塞填充到接触孔; 在包括导电插塞的层间电介质上形成第一导电层（48）; 在所述第一导电层上形成第一介电层（50）; 在所述第一电介质层上形成辅助层（52）的第二电介质层; 以及在所述第二介电层上形成第二导电层（54）。

公开(公告)号：KR1019990081296A

公开(公告)日：1999-11-15

申请号：KR1019980015145

申请日：1998-04-28

Applicant: 삼성전자주식회사

Inventor： 이복자 ,  조학주

IPC: H01L27/108

Abstract: 커패시터 상부전극 위에 층간절연막(ILD)을 형성할 때 유발되는 수소(Hydrogen)에 의한 손상을 억제할 수 있는 반도체 소자의 커패시터 형성방법에 관해 개시한다. 이를 위해 본 발명은, 층간절연막이 형성된 반도체 기판 위에 반도체 기판의 일부를 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 매몰하는 플러그층을 형성하고 층간절연막의 표면이 노출되도록 에치백을 진행하는 단계와, 상기 결과물 위에 상기 플러그층과 연결되는 제1 전극층을 형성하는 단계와, 상기 제1 전극층 위에 유전체막을 형성하는 단계와, 상기 유전체막 위에 제2 전극을 형성하는 단계와, 상기 제2 전극 위에 적어도 한 개의 산화성 백금족을 포함하는 물질을 이용하여 제3 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법을 제공한다.

公开(公告)号：KR1019990048398A

公开(公告)日：1999-07-05

申请号：KR1019970067072

申请日：1997-12-09

Applicant: 삼성전자주식회사

Inventor： 강창석 ,  조학주

IPC: H01L27/04

Abstract: 화학 기상 증착(chemical vapour deposition) 방법을 이용한 반도체 장치의 금속 산화물 박막 형성 방법 및 이를 이용한 커패시터(capacitor) 형성 방법을 개시한다. 본 발명은 Ti(C
11 H
19 O
2 )
2 (OtC
4 H
9 )
2 를 용매로 녹인 Ti 소오스(source) 및 첨가물 소오스를 기화시켜 반응 가스를 형성한다. 이때, 테트라 하이드로 퓨란(tetra hydro furan) 또는 n-부틸 아세테이트(n-butyl acetate)를 용매로 이용한다. 또한, 첨가물 소오스로는 Sr 소오스, Ba 소오스, Pb 소오스 또는 Bi 소오스를 이용하며 소오스들의 둘 이상의 조합들을 이용한다. 다음에, 기화된 반응 가스를 운송 가스를 이용하여 반도체 기판 상으로 이동시켜 반도체 기판 상에 SrTiO
3 막, (Ba,Sr)TiO
3 막, PbZrTiO
3 막, (Pb,La)(Zr,Ti)O
3 막 또는 Bi
4 Ti
3 O
12 막 등과 같은 Ti계 산화물 강유전막을 형성한다. 이와 같은 Ti계 산화물 강유전막을 커패시터의 유전막으로 이용한다.

公开(公告)号：KR1019970030798A

公开(公告)日：1997-06-26

申请号：KR1019950040852

申请日：1995-11-11

Applicant: 삼성전자주식회사

Inventor： 조학주

IPC: H01L27/10

Abstract: 신규한 다층구조의 금속질화물로 형성된 확산방지막을 갖는 커패시터가 포함된 반도체 기억장치 및 그 제조방법이 개시되어 있다. 반도체기판 상에 형성된 도전층 상에, 텅스텐 나이트라이드／티타늄 나이트라이드를 포함하는 다층구조의 금속 질화물로 이루어진 확산방지막이 형성된다. 상기 확산방지막 상에 차례로 커패시터의 하부전극, 유전막 및 상부전극이 형성된다. 따라서, 리프팅 현상을 제거할 수 있다.

公开(公告)号：KR1019970018061A

公开(公告)日：1997-04-30

申请号：KR1019950032901

申请日：1995-09-29

Applicant: 삼성전자주식회사

Inventor： 조학주

IPC: H01L21/28

Abstract: 본 발명은 금속전극 제조 방법에 관한 것으로서, 특히 반도체 장치 제조에 있어서 산소의 확산을 방지하는 금속 전극 제조 방법에 관한 것이다. 본 발명에 따른 산소의 확산을 방지하는 금속 전극 제조 방법에 있어서, 실리콘기판에 절연층을 형성하는 제1공정; 통상의 사진공정 및 식각공정으로 금속전극을 형성하고자 하는 상기 절연층의 일정부위에 폴리실리콘 기둥을 형성하는 제2공정; 상기 폴리실리콘 기둥상에 금속전극과 폴리실리콘과의 반응을 막는 확산 방지막을 형성하는 제3공정; 상기 결과물 전면에 제1금속전극층을 형성하는 제4공정; 상기 제1금속전극층상에 산소의 통과를 차단하는 층간 절연막을 형성하는 제5공정; 상기 층간 절연막상에 제2금속전극층을 형성하는 제6공정 및 통상의 사진공정 및 식각공정으로 상기 실리콘 기둥상의 금속전극층 이외의 부분을 상기 절연층까지 식각하는 제7공정을 포함함을 특징으로 한다.
상술한 바와 같이 본 발명에 따른 산소의 확산을 방지하는 금속 전극 제조 방법은 산소가 확산되어 발생하는 필링등의 문제를 유발하지 않고 화학적으로 안정되고 전기적으로 특성이 뛰어난 금속을 전극으로 사용하는 방법을 제공한다.

公开(公告)号：KR1019960019696A

公开(公告)日：1996-06-17

申请号：KR1019940030936

申请日：1994-11-23

Applicant: 삼성전자주식회사

Inventor： 조학주

IPC: H01L27/04

Abstract: 하부전극을 구성하는 물질을 달리한 커패시터 및 그 제조방법에 관하여 기재되어 있다. 이는 유전막과 접하게 되는 표면이 WN
x 로 형성된 하부전극, 상기 하부전극의 일표면 상에 형성된 유전막 및 상기 유전막상에 형성된 상부전극을 포함하는 것을 특징으로 한다. 따라서, 고신뢰도와 우수한 전기적 특성을 갖는 커패시터를 얻을 수 있다.