公开(公告)号：KR1020060032464A

公开(公告)日：2006-04-17

申请号：KR1020040081417

申请日：2004-10-12

Applicant: 삼성전자주식회사

Inventor： 박성진 ,  김상효 ,  김한주 ,  김민구

IPC: H03M13/11 ,  H04L1/00

CPC classification number: H03M13/1145 ,  H03M13/1105 ,  H03M13/1111 ,  H03M13/1134 ,  H03M13/1137

Abstract: 저밀도 패리티 검사 코드를 이용하는 이동통신시스템에서 순방향 오류 정정 부호를 복호하는 장치에 있어서, 수신 정보를 복수의 검사노드들로 입력받아 검사노드 프로세싱을 수행하는 검사노드 프로세서와, 상기 검사노드 프로세서의 검사 노드 출력값들을 이전 누적값들과 누적하는 누적기와, 상기 검사 노드 출력값들을 저장하는 에지 메모리와, 상기 누적기의 누적값들과, 상기 이전 누적값들을 저장하는 2개의 누적메모리들과, 상기 누적기의 누적값들에서 상기 에지 메모리로부터 읽어낸 상기 검사 노드 출력값들을 감산하는 감산기와, 상기 수신 정보 및 상기 감산기의 출력값에 대하여 하드 디시젼을 수행하는 하드 디시젼부와, 상기 하드 디시젼된 결과를 저장하는 비트 버퍼와, 상기 하드 디시젼된 결과의 패리티 검사를 수행하여 반복 복호의 종료여부를 결정하는 패리티 검사부와, 상기 감산기의 감산값을 반복복호를 위해 검사노드 프로세서로 전달하는 동시에 하드 디시젼부로 전달하는 먹스를 포함하여 구성되는 것을 특징으로 하여 본 발명은, LDPC의 비효율적인 메모리 분할과 복호방식을 개선하고, 검사노드 프로세싱과 변수노드 프로세싱을 동시에 수행함으로써, 처리량을 향상시킬 수 있는 효과가 있다. 또한, 단순한 메모리 분할 및 노드 프로세서의 단순화를 통한 하드웨어의 구현에 대한 복잡성 감소에 대한 효과가 있다.

LDPC code, Decoding, Parity, parallelism, Check node processor

公开(公告)号：KR1020060016463A

公开(公告)日：2006-02-22

申请号：KR1020040064897

申请日：2004-08-17

Applicant: 삼성전자주식회사

Inventor： 오현석 ,  옥광만 ,  김상효 ,  김민구 ,  윤수진

IPC: H04B7/26

CPC classification number: H04W72/048 ,  H04L5/0007 ,  H04L5/0037 ,  H04L5/006 ,  H04L5/0082 ,  H04L5/0087 ,  H04L5/026 ,  H04W64/006 ,  H04W72/0453 ,  H04W72/121

Abstract: 본 발명은 OFDM/HSDPA를 지원하는 이동통신시스템에서 기지국이 사용자 단말의 이동성을 고려하여 고속 순방향 패킷 데이터를 전송하는 장치 및 방법을 제안함에 있다.
이러한 본 발명은 직교주파수다중분할 이동통신시스템에서 기지국이 동일한 셀 내의 다수의 사용자 단말들로부터 속도의 변화를 나타내는 정보를 수신하여 상기 다수의 사용자 단말들을 속도에 따른 두 개의 그룹으로 구별한 후, 서로 다른 주파수 할당방식을 사용하여 패킷 데이터를 전송함을 포함함을 한다.
따라서, 고속 순방향 패킷 데이터를 수신하는 다수의 사용자 단말들이 서로 다른 이동속도를 가지고 서비스 품질을 최대한 보장받는 효과를 가진다.

다중반송파, 순화접두부호(Cyclic Prefix), 도플러 값, 주파수 호핑 방식, 주파수 스케줄링 방식, 시간-주파수 매핑방식, 코스타스 시퀀스