公开(公告)号：KR1019970005175A

公开(公告)日：1997-02-19

申请号：KR1019950019402

申请日：1995-07-04

Applicant: 한국과학기술연구원

Inventor： 권용무 ,  김형곤 ,  김재형

IPC: G06F7/52

Abstract: 본 발명은 고속의 곱셈 및 나눗셈 연산을 함에 있어 기존의 구조가 갖고 있는 단점인, 1) 곱셈기와 나눗셈기를 위해 별도의 하드웨어를 구성하며, 2) 캐리 전달지연 시간에 의한 연산 속도의 저하를 다음과 같이 개선하였다. 1) 제안된 구조는 곱셈/나눗셈을 처리하는 연산 회로를 공유하는 구조를 가지므로 외부 제어 신호에 의해 손쉽게 곱셈 또는 나눗셈 기능을 선택적으로 사용가능하게 하였고, 2) 또한 파이프 라인 처리를 통한 연산을 수행함으로써 최단시간 내에 연산을 수행하며, 3) 또한 한 클럭에 하나의 연산 결과 값을 출력한다. 그리고 동시에 캐리의 전달시간이 거의 없는 CSA 회로를 사용함으로써 고속의 연산 처리를 가능하게 하였다. 본 발명의 구조는 실시간 처리 및 곱셈/나눗셈 연산이 선택적으로 사용되는 신호처리기가 요구되는 분야에 폭넓게 이용 가능하다는 장점이 있으며 특히 곱셈/나눗셈이 선택적으로 사용되는 양자화기(Quantizer)/역양자화기(Inverse Quantizer) 등에 핵심 회로로 사용될 수 있다.