-
-
公开(公告)号：KR1019950015088B1
公开(公告)日：1995-12-21
申请号：KR1019930012775
申请日：1993-07-07
IPC: H04L12/50
Abstract: The asynchronous transfer mode cell multiplexing/demultiplexing device comprises: a plurality of cell interpreting units for transferring cell header information if an ATM cell is input from a subscriber or a network; a plurality of usage parameter control processing units connected to a cell processing control unit and to the cell interpreting units, for passing or not passing the cell by using an enable command which determines whether or not to pass the cell to an output terminal from the cell processing control unit; a plurality of quality of service processing units connected to the usage parameter control processing units, for determining when to pass the cell according to a quality of service related cell processing speed and a cell delay control command; an NxM multiplexing unit connected to the quality of service processing units and to a network, for allotting n input cells from the cell processing control unit to m output terminals; and an MxN demultiplexing unit connected to the subscriber and the network and to the NxM multiplexing units via a plurality of lines, for allotting m input cells from the cell processing control unit to n output terminals.
Abstract translation: 异步传输模式信元复用/解复用装置包括：多个小区解释单元，用于在从用户或网络输入ATM信元时传送信元头信息; 多个使用参数控制处理单元，连接到单元处理控制单元和单元解释单元，用于通过使用确定是否将单元从单元传送到输出端的使能命令来传递或不传递单元 处理控制单元; 连接到使用参数控制处理单元的多个服务质量处理单元，用于根据服务质量相关的小区处理速度和小区延迟控制命令来确定何时通过小区; 连接到服务质量处理单元和网络的NxM复用单元，用于从单元处理控制单元向m个输出端子分配n个输入单元; 以及经由多条线路连接到用户和网络以及NxM复用单元的MxN解复用单元，用于将m个输入单元从单元处理控制单元分配到n个输出端。
-
公开(公告)号：KR1019950005611B1
公开(公告)日：1995-05-27
申请号：KR1019920021399
申请日：1992-11-13
IPC: H04N7/10
Abstract: The reframe circuit is for reconstructing data during demultiplexing process. The circuit comprises a demultiplexing circuit (1) for receiving bit interleaving multiplexed data signal, a clock signal frequency divider (5) for providing clock signal to the demultiplexing circuit (1), a frame detector (2) for detecting frame patterns from output signal of the demultiplexing circuit (1), a channel number detector (3) for detecting channel from output signal of the frame detector (2), and a skip pulse generator (4) for generating skip pulse according to output signal of the channel number detector (3).
Abstract translation: 重构电路用于在解复用过程中重建数据。 该电路包括用于接收位交织复用数据信号的解复用电路（1），用于向解复用电路（1）提供时钟信号的时钟信号分频器（5），用于从输出信号检测帧模式的帧检测器 ，用于从帧检测器（2）的输出信号检测信道的信道号检测器（3），以及用于根据信道号检测器（2）的输出信号产生跳跃脉冲的跳过脉冲发生器（4） （3）。
-
公开(公告)号：KR1019940017439A
公开(公告)日：1994-07-26
申请号：KR1019920024186
申请日：1992-12-14
IPC: H04L12/28
Abstract: 본 발명은 광대역 종합정보 통신망(B-ISDN)에서 셀 환경 또는 SDH(Synchronous Digitial Hierarch)환경의 물리계층을 이용하여 데이타를 전송하는 S
B , T
B 인터페이스부의 ATM(Asynchronous Transfer Mode)계층 송신부에서 ATM 계층 제어부(계층관리 및 평면관리를 통괄하는 부분)가 제공하는 각 연결점의 우선 순위 정보에 따라 상위 ATM 적용계층으로 부터 제공되는 최대 4개의 53옥테트 세비스 데이터 셀 및 계층 제어부로 부터 제공되는 두종류의 프로토콜 데이타 셀들을 다중화하는 장치에 관한 것이다.
본 발명은, 셀 데이타를 저장하는 입력 셀 수신부(11), 입력버퍼에 저장된 셀이 존재하지 않는 경우 유휴 셀 또는 비할당 셀을 발생하는 유휴/비할당 셀 발생부(12), 각 입력 데이타의 특성정보와 입력 셀 수신부의 상태정보에 따라 저장된 셀 데이터의 출력제어신호를 발생하는 셀 다중화 장치 제어부(13), 상기 제어신호에 따라 입력 셀 수신부에 저장된 데이터 셀이나 유휴/비할당 셀을 다중화하여 바이트 스트링 또는 셀 스트립으로 제공하는 셀 다중부(14)를 구비한다.-
公开(公告)号：KR1019940017411A
公开(公告)日：1994-07-26
申请号：KR1019920026078
申请日：1992-12-29
IPC: H04L12/00
Abstract: 본 발명은 광대역 종합 정보 통신망(B-ISDN)에서 물리 계층이 동기식 다중 계위(Synchronous Digital Hierarchy)환경하의 STM-1 프레임으로 정보를 전송하는 경우 53 바이트의 ATM셀을 VC(Virtual Container)-4 페이로드에 사상하고 STM-1 플레이밍 동작을 신속하고 정확하게 하도록 하기 위해 패스 오버 헤드의 위치에 대한 정보 및 제어 신호들을 발생 시키는 VC-4 사상 제어 장치에 관련된 것이다.
ATM 셀 발생장치와 STM-1 프레이밍 장치의 신호 인터페이스를 정합시켜 주고 VC-4 사상을 위하여 제어신호(엔빌로프, 프레임 싱크, VC4엔빌로프, C1J1, POH)를 발생하는 제어신호 발생수단(21)과, ATM셀을 입력받아 저장하고 저장된 셀이 제어신호에 의해 동기 되도록 셀 수신 시작 신호를 상기 제어신호 발생수단(21)으로 제공하며 데이타 패리티(DP)를 출력하는 ATM셀 저장 및 제어수단(22)과, 상기 제어신호 발생수단(21)과 ATM 셀 저장 및 제어수단(22)으로부터 제어신호, 데이타 패리티 및 셀 수신시작 신호를 입력받아 홀수 패리티를 제공하는 홀수 패리티 발생수단(23)을 구비한다.-
Patent Agency Ranking
公开(公告)号：KR1019940013210A
公开(公告)日：1994-06-25
申请号：KR1019920021399
申请日：1992-11-13
IPC: H04N7/10
Abstract: 본 발명은 광 CATV망에서 분배 센터와 가입자 가내간의 TV, 음성등의 데이터 전송을 위한 155Mb/s급의 다중/역다중화 기능을 구현하기 위하여 역다중화시 프레임 동기를 통한 정확한 데이터의 복구가 가능하게 하는 비트 인터리빙 다중화된 신호에 대한 채널번호와 스킵펄스를 이용한 리프레임 회로에 관한 것으로, 비트 인터리빙 다중화된 데이타 신호를 인가받는 역다중화 수단(1)과, 상기 역다중화 수단(1)으로 클럭을 제공하기 위한 클럭 분주 수단(5)과, 상기 역다중화 수단(1)으로 부터의 출력을 인가받아 프레임 패턴을 검출하는 프레임 검출 수단(2)과, 상기 역다중화 수단(1)의 출력과 상기 프레임 검출 수단(2)의 출력을 인가받아 채널번호를 읽어내는 채널 번호 검출 수단(3)과, 상기 채널 번호 검출수단(3)에서 읽어들인 채널 번호의 값에 따라 스킵 펄스 발생시켜 클럭 분주 수단(5)을 제어하도록 하는 스킵 펄스 생성 수단(4)을 구비한 것을 특징으로한다.
-
公开(公告)号：KR100246619B1
公开(公告)日：2000-03-15
申请号：KR1019970059228
申请日：1997-11-11
Applicant: 한국전자통신연구원
IPC: H04L27/34
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 고속 디지털 가입자 선로 상향 링크용 디지털 복조 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 고속 디지털 가입자 선로의 상향 링크에서 심볼 주파수 오차를 추적하지 않고 심볼의 위상만을 조정하여 심볼 타이밍을 복원하는 디지털 복조 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 변조 신호를 외부로부터 입력 받아 디지털 신호로 변환하는 아날로그/디지털 변환 수단과 샘플 속도를 낮추기 위한 다운 샘플링 수단과 데이터로부터 심볼값 결정을 위한 신호를 샘플링하는 재 샘플링 수단과 반송파 위상 복원 수단 및 심볼 타이밍 복원을 수행하는 심볼 타이밍 복원 수단을 포함하는 고속 디지털 가입자 선로의 상향 링크용 디지털 복조 장치를 제공하는데 있다.
4. 발명의 중요한 용도
본 발명은 4상 변조(QPSK) 방식의 복조 장치에 이용됨.-
公开(公告)号：KR100231698B1
公开(公告)日：2000-01-15
申请号：KR1019970046380
申请日：1997-09-09
IPC: H04L12/28
Abstract: 본 발명은 멀티캐스팅 시스템 구조 및 그 운용방법에 관한 것으로서, 하나의 ATM 프로토콜 처리기를 사용하여 한 셀 시간 내에 셀 헤드를 연속으로 N번 비교 변환하고 연결 테이블의 연결 설정 결과를 이용하여 셀 복사 유무를 바로 결정할 수 있도록 하여 셀의 헤드를 변환하는 과정을 통하여 바로 셀을 복사하고, 각 포트마다 다른 헤드 값을 갖도록 하는 방법을 사용한 라인 접속 카드를 스위치의 입출력 카드로 사용하는 즉, 스위치에 연결된 라인 카드들이 동일한 ATM 계층 프로토콜 처리기를 사용하고, 헤드 변환 장치만을 수정하여 하나의 ATM 프로토콜 처리기에 연결된 다중의 물리계층 포트들을 갖는 스위치 시스템에서 셀을 멀티캐스팅하는 방법을 제안하고, 다중의 물리 계층이 접속된 ATM 계층 프로토콜 처리기에서 처리해야 할 OAM 및 신호 셀 처리� � 위한 테이블 운용방법을 제안함으로써, 스위치에 연결되는 다양한 라인 카드들이 동일한 ATM 프로토콜 처리기를 사용하고, 각 보드마다 동일한 연결 비교 변환 지연 특성을 가지면서 포트 수를 증가시켜 각 가입자들이 시스템에서 제공하는 멀티캐스팅 서비스의 다양한 서비스를 제공받을 수 있으며, 제안한 연결 테이블 제어방법을 통하여 하나의 ATM 프로토콜 처리기의 OAM 및 신호 처리 창구를 이용하여 각 포트들이 신호 및 OAM 셀을 구분하여 송수신할 수 있는 효과를 가진다.
-
公开(公告)号：KR100211024B1
公开(公告)日：1999-07-15
申请号：KR1019960047752
申请日：1996-10-23
IPC: H04L12/865 , H04L12/801 , H04L12/937 , H04L12/70
Abstract: [청구범위에 기재된 발명이 속한 기술분야]
비동기전달모드 스위치에서의 다중화 장치.
[발명이 해결하려고 하는 기술적 과제]
저장된 셀의 수 및 서비스 우선순위에 따라 다중화하고자 함.
[발명의 해결방법의 요지]
다수개의 입력포트로부터 입력되는 셀을 수신하여 비트 주소가 일치하면 수신된 셀을 저장하고, 저장된 셀 수를 계수하여 외부의 프로세스 제어를 받아 저장된 셀 수가 임의의 임계치 이상이면 저장된 셀 수를 출력하고, 저장된 셀 수가 임계치 이하이면 추출한 서비스 우선순위 정보를 출력하는 다수개의 입력셀 처리수단과 상기 다수개의 입력셀 처리수단으로부터 저장된 셀 수 정보 또는 서비스 우선순위 정보에 따라 입력포트 식별자를 출력하는 우선순위 정렬수단과 우선순위에 따라 상기 입력셀 처리수단에 저장된 셀을 읽어 다중화하는 수단을 구비함.
[발명의 중요한 용도]
ATM 단말기, 망종단장치등의 스위치에 이용됨.-
公开(公告)号：KR100194629B1
公开(公告)日：1999-06-15
申请号：KR1019960061531
申请日：1996-12-04
IPC: H04L12/56
Abstract: 본 발명은 입력포트 여러개를 그룹화하여 이것을 하나의 단위로 스위칭하는 다중채널 스위치 기능을 이용하여 스위치의 기본동작 처리속도 이상의 입출력 포트를 ATM 레벨에서 크로스 케넥트할 수 있는 ATM 크로스 커넥트 시스템에 관한 것이다. 그 목적은 시스템의 입력 최래링크 속도보다 높은 슈퍼 레이트(super rate) 수용하기 위한 것이다. ATM 크로스 케넥트 시스템에서 멀티채널 스위치를 이용하므로 셀 순서유지 기능을 부가 하지 않고도 셀의 순서를 유지할 수 있다. 그 특징은 입력신호에 대하여 제어셀을 출력하는 입력수단과, 상기 제어셀에 따라 경로를 설정하여 데이터 셀을 전송하는 멀티채널 스위치 패브릭 수단 및 출력수단으로 구성되며, ATM 크로스 커넥터 기능수행을 위해 입력수단부에 역다중부 그리고 출력수단부에 다중부를 첨가하여 멀티채널 스위칭 특성을 이용하면 ATM 크로스 커넥터 시스템으로 동작시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
117
records
(took 0.022 seconds)
