-
公开(公告)号：KR100256679B1
公开(公告)日：2000-05-15
申请号：KR1019970073035
申请日：1997-12-24
IPC: H04L12/28
Abstract: PURPOSE: An ATM cell segmentation apparatus is provided to obtain a high performance with a minimum intervention of a host CPU by managing every control information for a plurality of connections, performing an ATM segmentation and creating a cell by directly reading a memory access master. CONSTITUTION: A buffer connection managing unit(200) connects buffer descriptor information transmitted from a host to a VC(Virtual Channel) table and increases reading addresses in a transmit queue by hardware. A scheduling and segmentation unit(210) requests a DMA(Direct Memory Access) from the buffer connection managing unit(200) by using AAL(ATM Adaptation Layer) associated information recorded in the VC table and the buffer descriptor information connected to the VC table, so as to fetch a data from the host memory, and generates a cell of each connection in an order previously set in a rate table while updating the VC table when the DMA is finished. A free descriptor managing unit(220) manages a buffer descriptor which is not connected to any VC table among buffer descriptors with a linked list. A UBR(Unspecified Bit Rate) pointer searching unit(230) searches a VC table entry address of a UBR connection to be next serviced for an UBR VC table, so that when the scheduling and segmentation unit(210) requests a UBR pointer, it can obtain the UBR pointer promptly, and if there is no CBR(Constant Bit Rate) and a VBR(Variable Bit Rate) data, a cell of a UBR connection can be transmitted without delay. A state reporting managing unit(240) records state information at a circulative position of a state queue of a local memory and interrupts a host CPU when the scheduling and segmentation unit(210) transmits a state reporting request signal along with state reporting information.
Abstract translation: 目的：提供ATM信元分割装置，通过管理多个连接的每个控制信息，通过直接读取存储器存取主机来执行ATM分段和创建单元，以主机CPU的最小干预来获得高性能。 构成：缓冲器连接管理单元（200）将从主机发送的缓冲区描述符信息连接到VC（虚拟通道）表，并通过硬件增加发送队列中的读取地址。 调度和分割单元（210）通过使用记录在VC表中的AAL（ATM适配层）关联信息和连接到VC表的缓冲器描述符信息来从缓冲器连接管理单元（200）请求DMA（直接存储器访问） ，以便从主机存储器获取数据，并且当DMA完成时更新VC表时，以先前在速率表中设置的顺序生成每个连接的单元。 空闲描述符管理单元（220）管理缓冲区描述符，该缓冲区描述符在具有链表的缓冲区描述符中未连接到任何VC表。 UBR（未指定比特率）指针搜索单元（230）在UBR VC表中搜索下一个维修的UBR连接的VC表入口地址，使得当调度和分段单元（210）请求UBR指针时， 可以及时获取UBR指针，如果没有CBR（Constant Bit Rate，固定比特率）和VBR（Variable Bit Rate）数据，则可以无延迟地发送UBR连接的单元。 状态报告管理单元（240）在本地存储器的状态队列的循环位置记录状态信息，并且当调度和分割单元（210）与状态报告信息一起发送状态报告请求信号时中断主机CPU。
-
公开(公告)号：KR100256677B1
公开(公告)日：2000-05-15
申请号：KR1019970073023
申请日：1997-12-24
IPC: H04L12/28
CPC classification number: H04L12/5601 , H04L2012/5612 , H04L2012/5616 , H04L2012/5653
Abstract: PURPOSE: A shared medium accessible ATM host adapting apparatus is provided to prevent a phenomenon of damaging a traffic characteristic on a shared medium by instantly adding a cell for every predetermined periods in an ATM host and reduce an amount of a local memory by performing a segmentation function by using a specific memory in case that there is not much traffic generated by ATM hosts. CONSTITUTION: An ATM host adapter(108) includes a network connection controlling unit(102), a storing unit(104) for storing information transmitted from the network connection controlling unit(103) and a connection unit(106) for connecting the network connection controlling unit(103) and the storing unit(104). The storing unit(104) is a local memory, and the connection unit(106) is a local bus. It is connected to a single ring ATM network (109) through a physical medium bus(107). An ATM host(100) prepares an initialization for operating the ATM host adapter(108) and a packet for segmentation in the host memory(102) and transmits packet information reassembled in the host memory(102) to an upper network.
Abstract translation: 目的：提供一种共享介质可访问ATM主机适配装置，以通过在ATM主机中为每个预定周期立即添加小区来防止损坏共享介质上的业务特性的现象，并通过执行分段来减少本地存储器的数量 通过使用特定的内存功能，以防ATM主机产生的流量不足。 构成：ATM主机适配器（108）包括网络连接控制单元（102），存储单元（104），用于存储从网络连接控制单元（103）发送的信息;以及连接单元（106），用于连接网络连接 控制单元（103）和存储单元（104）。 存储单元（104）是本地存储器，连接单元（106）是本地总线。 它通过物理介质总线（107）连接到单环ATM网络（109）。 ATM主机（100）准备用于操作ATM主机适配器（108）的初始化和主机存储器（102）中的分段的分组，并将重新组装在主机存储器（102）中的分组信息发送到上层网络。
-
公开(公告)号：KR1019990053412A
公开(公告)日：1999-07-15
申请号：KR1019970073035
申请日：1997-12-24
IPC: H04L12/28
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 비동기 전달 모드 셀 세그멘테이션 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 각 연결 정보와 버퍼 디스크립터의 정보를 이용하여 호스트 메모리에서 데이터를 능동적으로 가져와 비동기 전달 모드 셀을 만들어 전달하는 기능을 가지는 셀 세그멘테이션 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은 가상 채널 정보를 새로운 비사용 버퍼 디스크립터 번지에 복사하여 해당 가상 채널 테이블에 연결하는 버퍼 연결 관리 수단과, 외부로부터 형성된 셀을 입력받아 저장한 후에 순차적으로 출력하는 스케듈링 및 세그멘테이션 수단과, 새로운 비사용 버퍼 디스크립터 번지를 제공하는 비사용 디스크립터 관리 수단과, 부정 비트율 포인터를 제공하는 부정 비트율 포인터 탐색 수단, 및 상태 신호를 받아 외부에 기록하고 관리하고 호스트 중앙 처리 장치에 인터럽트를 거는 상태 보고 관리 수단을 포함 함.
4. 발명의 중요한 용도
본 발명은 비동기 전달 모드 시스템에 이용됨.-
公开(公告)号：KR1019990042065A
公开(公告)日：1999-06-15
申请号：KR1019970062768
申请日：1997-11-25
Applicant: 한국전자통신연구원
IPC: H04B1/76
Abstract: 본 발명은 전송선로를 통해 수신되어 잡음이 섞인 신호로부터 원래의 신호를 복원하는 적응 등화기의 수렴을 위한 학습방법에 관한 것이다. 그 목적은 효율적인 스텝의 크기 변화를 통한 통과대역 적응 등화기의 수렴속도를 향상시키고 정상상태에서의 심벌결정 오차값의 최소화하는 통과대역 적응 등화기의 학습방법을 제공하는 데에 있다. 그 특징은 통과대역 적응 등화기의 학습구간에서의 스텝의 크기를 다단계로 나누는 제 1 과정과, 소정의 알고리듬을 통하여 상기 각 스텝의 크기를 지정하는 제 2 과정 및 학습구간이 끝난 후, 정상상태에서 별도의 스텝의 크기를 지정하는 제 3 과정으로 이루어지는 데에 있다. 그 효과는 등화기의 초기 탭 계수값에 관계없이 효과적이며 안정적으로 적응 등화기의 수렴속도를 향상시킬 수 있으며, 다단계의 스텝의 크기를 두지 않는 일반적인 방법보다 수렴속도를 빠르게 함과 동시에 하드웨어 양도 줄일 수 있다는 데에 있다.
-
公开(公告)号：KR100205030B1
公开(公告)日：1999-06-15
申请号：KR1019960041619
申请日：1996-09-23
IPC: H04L12/24 , H04L12/939
Abstract: 본 발명은 ATM스위치에 관한 것으로서, ATM교환기의 스위치 보드의 장애 검출시에 장애상태로부터 셀 단위의 스위칭 서비스를 보호하여 중단없는 스위칭 서비스를 제공하는데 그 목적이 있다. 그 구성은 2개의 주기능 블록이 서로 병렬로 이중화되어 한 쪽 주기능 블록에 장애가 생겼을 때에 다른 한쪽이 수행을 대행하도록 되어있다. 그 효과는 쉘 손실을 최소화하여 시스템 전체의 성능을 향상시키며, 라인 인터페이스 카드에서 셀동기를 찾는 회로가 부가될 필요가 없다는 데에 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019990026449A
公开(公告)日：1999-04-15
申请号：KR1019970048562
申请日：1997-09-24
Applicant: 한국전자통신연구원
IPC: G06F3/06
Abstract: 본 발명은 데이터 저장 장치에 관한 것으로서, 특히 데이터 변환 속도 및 전송 속도를 일정하게 하는 데이터 저장 장치에 관한 것이다.
종래 데이터 저장 장치는 입력 데이터에 대응하는 변환 데이터의 발생량의 편차에 의해, 출력 데이터가 입력 데이터의 전송 속도보다 더 빠른 경우에는 저장 수단에 언더플로우가 생기는 결점이 발생하였다.
따라서 본 발명은 저장부의 변환 데이터의 발생량이 작은 경우, 저장 수단에 데이터가 가득 차지 않아도 출력부에 전송되도록 제어함으로서, 데이터 발생량에 편차가 있는 경우에도 저장 수단에 언더플로우가 생기지 않도록 하는 데이터 저장 장치를 제시한 것이다.-
公开(公告)号：KR100153944B1
公开(公告)日：1998-11-16
申请号：KR1019950053939
申请日：1995-12-22
Applicant: 한국전자통신연구원
IPC: H04L12/931 , H04L12/947
Abstract: 본 발명은 ATM 스위치를 이용한 IP 라우터 기능 수용을 위한 이더넷 접속 장치에 관한 것으로서, 다수의 이더넷(Ethernet)과 접속되어 MAC 어드레스를 제거하거나 붙여 공통버스의 중재를 통해 IP 프레임을 송수신하는 이더넷 접속 수단(10); 상기 이더넷 접속 수단(10)으로부터 IP 프레임을 입력받아 멀티 프로토콜을 인켑슐레이션(Encapsulation)한 후 다중화하여 출력하거나, 인켑슐레이션된 데이터를 입력받아 역다중화한 후 디켑슐레이션(Decapsulation)하여 멀티 프로토콜을 비교하여 IP 프레임을 상기 이더넷 접속 수단(10)으로 출력하는 멀티 프로토콜 인켑슐레이션(Multiprotocol Encapsulation) 수단(20); 상기 멀티 프로토콜 인켑슐레이션 수단(20)의 IP 프레임을 입력받아 트레일러를 첨가하여 AAL 5 데이타로 변환한 후, 연결 인식자(VPI/VCI) 헤더값을 붙여 ATM 셀 데이터로 변환하여 출력하고, 입력된 ATM 셀 데이타에서 VPI/VCI 헤더값을 제거하여 AAL 5 데이타로 변환한 후 트레일러를 제거하여 인켑슐레이션된 IP 프레임을 상기 멀티 프로토콜 인켑슐레이션 수단(20)으로 출력하는 AAL 5/ATM 셀 변환 수단(30); 및 상기 AAL 5/ATM 셀 변환 수단(30)에서 수신된 셀에 셀프라우팅 위한 정보인 부가헤더를 첨가하여 ATM 스위치(3)로 출력하거나, ATM 스위치(3)로부터 데이타를 입력받아 부가헤더를 제거하여 ATM 셀 데이타를 상기 AAL 5/ATM 셀 변환 수단(30)에 출력하는 스위치 접속 수단(40)을 구비하여 ATM 스위치의 셀 멀티캐스팅 기능 즉, 해당 VPI/VCI 셀의 복사 기능을 이용하여 다수의 ATM 가입자에게 IP 멀티캐스팅 기능을 제공할 수 있으며, 이더넷 가입자에게는 IP 프레임 수신 버퍼(25)의 멀티캐스팅 데이타를 버스 제어/중재기(12)에서 해당 이더넷 접속 회로(11)로 2번 출력되게 조절하여 기존의 이더넷(Ethernet) 사용자는 그대로 두고 새로운 고속 데이타 전송 및 처리를 요구하는 사용자에게는 ATM 접속 기능을 주어 ATM 스위칭 기능을 이용하여 이들간의 고속 통신이 가능한 효과가 있다.
-
公开(公告)号：KR100146444B1
公开(公告)日：1998-08-17
申请号：KR1019950023097
申请日：1995-07-29
IPC: H04L12/433 , H04L12/28
Abstract: 본 발명은 ATM 계층이 물리 계층으로부터 셀을 수신할 경우 셀의 동기 신호에 따라 셀을 버퍼에 저장하고 셀 동기가 어긋나면 이를 복원하기 위한 셀 동기 복원 장치 및 방법에 관한 것으로, 물리계층(11)으로 부터 수신셀 요구신호(RCA)를 수신하여 셀읽기 클럭(RRDB)을 발생하는 셀데이타 클럭발생수단(31); 상기 셀데이타 클럭 발생수단(31)에서 출력된 셀읽기 클럭(RRDB)에 의해 수신셀 동기신호(RSOC)와 수신셀 데이타(RDAT)를 입력받아 상기 수신셀 동기신호(RSOC)로 부터 수신셀 데이타(RDAT)를 버퍼에 저정하는 셀쓰기 제어수단(32); 상기 수신셀 동기신호(RSOC)의 입력여부를 판별하여 마이크로프로세서로 알려주고 계속하여 수신셀 동기신호(RSOC)가 정해진 시간내에 입력되지 않을 경우 재시동하는 셀동기 에러 검출 및 재시동수단(33)을 구비하는 것을 특징으로 하여 물리계층내 버퍼에 존재하는 비정상적인 데이타를 처리한 후 셀만을 ATM계층 으로 받아들이고 안정되게 셀데이타를 ATM계층으로 수신하는 효과가 있다.
-
公开(公告)号：KR1019970002785B1
公开(公告)日：1997-03-10
申请号：KR1019930029595
申请日：1993-12-24
IPC: H04L12/851 , H04L12/861 , H04L12/947 , H04L12/721 , H04L12/70
Abstract: A common asynchronous transfer mode module includes: a physical medium connector(11) for performing an photoelectric conversion function and a clock reconstruction function; STM-1 frame synchronizing part(12) and a frame processor(13) related to a synchronization and a framing of STM-1 frame; VC-4 mapping controller(124) for mapping a cell pay load to STM-frame; and a cell boundary identifier(14) related to a HEC control of a cell header. Accordingly, the common asynchronous transfer mode module can be used as a network terminator and a terminal adapter, and can provide various services such as a video, audio, voice.
Abstract translation: 共同的异步传输模式模块包括：用于执行光电转换功能的物理介质连接器（11）和时钟重构功能; STM-1帧同步部分（12）和与STM-1帧的同步和成帧相关的帧处理器（13）; VC-4映射控制器（124），用于将小区支付负载映射到STM帧; 以及与小区头部的HEC控制相关的小区边界标识符（14）。 因此，公共异步传输模式模块可以用作网络终端器和终端适配器，并且可以提供诸如视频，音频，语音等各种服务。
-
公开(公告)号：KR1019970009046A
公开(公告)日：1997-02-24
申请号：KR1019950023097
申请日：1995-07-29
IPC: H04L12/433 , H04L12/28
Abstract: 본 발명은 ATM 계층이 물리 계층으로부터 셀을 수신할 경우 셀의 동기 신호에 따라 셀을 버퍼에 저장하고 셀 동기가 어긋나면 이를 복원하기 위한 셀 동기 복원 장치 및 방법에 관한 것으로, 물리계층(11)으로 부터 수신셀 요구신호(RCA)를 수신하여 셀읽기 클럭(RRDB)을 발생하는 셀데이타 클럭발생수단(31); 상기 셀데이타 클럭 발생수단(31)에서 출력된 셀읽기클럭(RRDB)에 의해 수신셀 동기신호(RSOC)와 수신셀 데이타(RDAT)를 입력받아 상기 수신셀 동기신호(RSOC)로 부터 수신셀데이타(RDAT)를 버퍼에 저정하는 셀쓰기 제어수단(32); 상기 수신셀 동기신호(RSOC)의 입력여부를 판별하여 마이크로프로세서로 알려주고 계속하여 수신셀 동기신호(RSOC)가 정해진 시간내에 입력되지 않을 경우 재시동하는 셀동기 에러 검출및 재시동수단(33)을 구비하는 것을 특징으로 하여 물리계층내 버퍼에 존재하는 비정상적인 데이타를 처리한 후 셀만을 ATM 계층으로 받아들이고 안정되게 셀데이타를 ATM 계층으로 수신하는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
117
records
(took 0.032 seconds)
