Abstract:
본 발명은 모듈러(modulo) 3 연산 장치 및 방법에 관한 것으로, 보다 상세하게는 최소의 논리회로로부터 4*M 비트(bit) 이진 정수 N에 대한 모듈러 3 연산을 수행할 수 있는 연산 방법에 관한 것이다. 종래의 모듈러 연산 장치는 두 개의 카운터를 모두 해당 정수만큼 카운트 해야 하므로 입력된 정수 N이 클수록 많은 연산 시간을 소요하게 되는 단점이 있다. 이에 본 발명에서는, 두 번의 AND 연산에 따른 논리회로의 추가로 효율적으로 임의의 정수 N에 대한 모듈러 3의 연산을 수행하여 보다 신속한 모듈러 결과값을 산출할 수 있는 모듈러 3 연산 기술을 마련하고자 한다. 모듈러 3, 속도정합, 3GPP
Abstract:
A mobile communication network structure is provided to perform interfacing between a BS(Base Station) and a BSC(Base Station Controller) using the Internet, thereby minimizing installation cost in establishing more BSs for high-speed data transmission. A mobile communication network structure comprises a mobile terminal(200), a BS(202), an adaptor(204), the Internet(206), a BSC interface(208), and a BSC(210). The BS performs data transceiving with plural mobile terminals within a unit cell are. The BSC is connected to plural BSs to control the operation of the each BS. The adaptor is connected to the BS to convert information transmitted through a Iub interface from the BS into Ethernet packets and transmit converted Ethernet packets through the Internet, convert the Ethernet packets received through the Internet suitable for the Iub interface and provide the converted Ethernet packets to the BS. The BSC interface converts is connected to the adaptor through the Internet to convert the received Ethernet packets suitably for the Iub interface and transmit the converted Ethernet packets to the BSC, convert information transmitted through the Iub interface from the BSC into Ethernet packets and provide the converted Ethernet packets to the BS.
Abstract:
본 발명은 직교주파수 분할 다중 접속(Orthogonal Frequency Division Multiple Access, OFDMA) 방식을 사용하는 이동형 데이터 통신 시스템의 하향 링크 프레임 구조 설계에 이용될 수 있는 OFDMA 신호 방식을 위한 하향 링크 프레임 구성 방법에 관한 것이다. 이 하향 링크 프레임을 구성하기 위해 먼저 하향 링크 프레임의 앞부분에 하나의 프리앰블을 배치하고, 프리앰블 다음에 복수의 데이터 심벌을 배치한다. 다음, 하향 링크 프레임 전반에 걸쳐 일정 구간 주기로 반복해서 상기 데이터 심벌들 사이에 복수의 파일럿 심벌을 삽입한다. 본 발명에 따르면, 프리앰블과 파일럿 심벌을 이용한 빠른 채널 변화를 추적 가능하게 하며, 또한 인접 셀 간의 간섭이 최소화 및 평준화되도록 함으로써 주파수 재사용률을 1로 하여 다수의 셀의 배치 설계를 용이하게 할 수 있다. OFDMA, 하향 링크, 프레임, 프리앰블, 파일럿, 심벌, 채널 추정, 이동 통신
Abstract:
본 발명은 디지털 신호 처리 프로세서의 클락 제어 장치 및 그 방법에 관한 것이다. 디지털 신호 처리 프로세서의 소비 전력 감소를 위하여, 디지털 신호 처리 프로세서의 소프트웨어가 실시간으로 동작하는 데에 요구되는 만큼의 클락으로 동작하도록, 각 응용 소프트웨어의 상태별로 요구되는 클락 주파수가 다르게 매핑되어 있는 주파수 매핑 테이블을 구성한다. 이것은 FSM (finite state machine) 기반의 응용 소프트웨어의 경우 각 상태마다 요구되어지는 디지털 신호 처리 프로세서의 계산량이 서로 다른 것을 토대로 한 것이다. 그리고 각 응용 소프트웨어의 상태 천이를 감시하여 천이 예정이 감시되면, 천이될 상태에 맞는 클락 주파수에 따라 클락 발생부를 구동시킨다. 이러한 본 발명에 따르면 디지털 신호 처리 프로세서에서 각 응용 소프트웨어가 상태별로 실시간 처리가 가능한 정도의 최소한의 기준 클락으로 동작함으로써, 전력소모를 현저하게 감소시킬 수 있다. SDR, DSP, 저전력, 클락 제어
Abstract:
본 발명은 모 부호율보다 낮은 부호율의 채널을 부호화함에 있어 여러 번 반복 없이 한번에 원하는 부호율로 부호화하는 방법 및 장치에 관한 것이다. 본 발명의 비이진 터보 부호의 부호화 장치 및 그 방법은 송수신단에서 미리 알고 있는 특정 비트를 원 정보 비트열에 삽입하여 한 쌍의 입력 시퀀스 형태로 부호기에 입력하여 패리티 비트열을 생성하거나, 정보 비트열의 반복에 의해 확장된 확장 정보비트를 생성하며, 특정 비트를 삽입하여 정보 비트열을 확장하는 경우에는 비트 제거기로 한 쌍의 입력 시퀀스 형태의 정보 비트열을 입력하여 삽입된 특정 비트를 제거한다. 출력으로 생성된 패리티 비트열과 원 정보 비트열은 다중화기로 입력되어 별도의 비트열 제거 없이 부호화되어 송신된다. 본 발명에 따르면 다중화기로 입력된 데이터의 비트열에 대한 삭제 없이 부호화된 데이터를 출력하여, 낮은 부호율로 부호화하는 경우 정보 비트열에 대한 부호화 단계를 여러 차례 반복 없이 한번에 원하는 부호율로 부호화할 수 있는 효과가 있다. 비이진 터보 부호, 입력 시퀀스, 비트 제거기, 모 부호율, 구성 부호기, 반복 부호, 길쌈 부호
Abstract:
PURPOSE: An adaptive code bank managing method for allocating code channels in a mobile communication system and an apparatus therefor are provided to calculate the maximum number of allocable code channels according to wireless channel environments, and to adaptively vary the code bank by the size of communication traffic, so as to improve efficiency in communication channel use. CONSTITUTION: If a request for using code channels is generated, a channel number adjustor of a code bank management unit calculates the number of necessary code channels(S100,S110). The channel number adjustor calculates a link gain between a mobile station and a base station, on the basis of power amount allocated to all currently used code channels, total noise and interference amount, and SIR(Signal-to-Interference Rate)(S120,S130). The channel number adjustor calculates the number of additionally allocable code channels(S140). The channel number adjustor calculates the size of a code bank(S150). A channel allocator compares the number of necessary codes with the number of available channel codes(S160). If the number of necessary codes is larger, the channel allocator declares the failure of code channel allocation(S170). And if the number of necessary codes is smaller, the channel allocator allocates code channels(S180).
Abstract:
PURPOSE: An interleaving/deinterleaving device in a communication system using channel reciprocity is provided to transmit bits having high priorities to a part where delay between an uplink and a downlink is small, and to transmit bits having low priorities to a part where the delay is big, thereby reducing error rates of the bits having the high priorities. CONSTITUTION: An encoder(31) encodes inputted data bits. Interleavers1 and 2(32,33) distinguish the encoded bits into bits having high priorities and bits having low priorities, and interleave the distinguished bits, respectively. A multiplexer(34) multiplexes the encoded bits having the high priorities in a part highly correlated to an uplink, and multiplexes the bits having the low priorities in a part lowly correlated to the uplink. A modulator(35) modulates the bits multiplexed through the multiplexer(34).
Abstract:
PURPOSE: A sequential decoding apparatus of a mobile communication system and a method thereof are provided to efficiently decode a stream of symbols encoded by a convolution code when the stream is transmitted through a channel in the mobile communication system. CONSTITUTION: A CPU(202) controls a total decoding operation. An optimal path determination buffer(210) sequentially stores an optical path. A competitive path determination buffer(210) sequentially stores at least one competitive path. A buffer controller controls the optimal path determination buffer(210) and the competitive path determination buffer(210) using a control signal from the CPU(202). An encoder(214) encodes signals from the optimal path determination buffer(210) and the competitive path determination buffer(210) by the set bit number. A bit metric calculation(216) calculates a metric using the signals from the optimal path determination buffer(210) and the competitive path determination buffer(210) and an input signal.
Abstract:
PURPOSE: A multiuser interference cancellation receiver for a TDD-CDMA(Time Division Duplex-Code Division Multiple Access) system and a method for controlling the interference cancellation are provided to perform interference cancellation for signals having high power values even when differences of signal power values are wide among users, so as to minimize errors in the detection of user signals having low signal power values. CONSTITUTION: A data extractor(100) extracts data from received signals and outputs the extracted data. A signal delay part(200) delays the signals outputted from the data extractor(100) during a predetermined time, and outputs the delayed signals. An interference cancellation selection part(300) extracts midamble signal channels from received original signals, to select and output users of the subject of the first interference cancellation. The first step interference cancellation block(400) receives data of the received signals from the data extractor(100), to perform the first parallel interference cancellation for the selected users of the first interference cancellation subject and output reproduction signals. And the second step interference cancellation block(500) receives data of the received signals delayed during the predetermined time and outputted from the signal delay part(200), to perform the second parallel interference cancellation using the first reproduction signals outputted from the first step interference cancellation block(400).
Abstract:
PURPOSE: A device for estimating a channel in a time division bidirectional communication system is provided to use a channel estimating method from a chip unit, a symbol unit, and a time slot, thereby minimizing an error caused during channel estimation. The device is provided to use a simple averaging method, thereby reducing random FM phenomenon caused by a channel estimating error. CONSTITUTION: A converter(100) receives a transmitted RF signal, and converts the signal into a baseband signal. A matching filter(200) filters the converted signal. A multiplier(300) multiples a signal sampled by a sampling period with chip units from the filtered signal by a midamble sequence for I and Q codes. An adder(400) adds signals as many as all midamble chips from the multiplied signal. An accumulator(500) divides the added signals as many as the number of the midamble chips, and obtains an average value. A channel estimating calculator(600) calculates a channel estimating value through consecutive two time slots or one-time slot from output values of the accumulator(500).