-
公开(公告)号：KR100869250B1
公开(公告)日：2008-11-18
申请号：KR1020070035061
申请日：2007-04-10
Applicant: 한국전자통신연구원
Abstract: 본 발명은 기지국의 설치비용을 줄이면서도, 고속의 통신 서비스가 가능하도록 하는 인터넷망을 이용한 이동통신 시스템에 관한 것이다. 즉, 본 발명에서는 이동통신 시스템에 있어서, 기지국과 기지국 제어기간의 인터페이스로 상용 인터넷 망을 이용하므로 고속 데이터 전송 구현을 위한 기지국 증설 시 설치비용을 최소화할 수 있으며, 이러한 비용절감 효과에 따라 통신요금을 낮게 책정할 수가 있고 본 발명에 의한 이동통신망을 이용하는 사용자는 저렴한 요금으로 고속의 통신서비스를 이용할 수 있도록 한다. 또한, 사용자는 평상시에는 이동단말기를 통상적인 이동통신망에 등록하여 사용하고, 본 발명에 의한 소형기지국 망의 영역에 들어오면 저렴한 사용료로 고속의 통신 서비스를 받을 수 있도록 한다. 사업자는 소형기지국이 인터넷망을 이용하므로 설치비용을 절감할 수 있을 뿐 아니라, 사용자에게 소형기지국을 직접 구매토록 할 수도 있으므로 사업자의 투자비용을 절감시킬 수 있도록 한다.
기지국, 이동통신, 망구성, 저가, 어뎁터, 기지국 제어기-
Patent Agency Ranking
公开(公告)号：KR1020060058836A
公开(公告)日：2006-06-01
申请号：KR1020040097827
申请日：2004-11-26
Applicant: 한국전자통신연구원
Abstract: 본 발명은 에스디알(SDR) 기반의 모뎀 플랫폼 장치 및 운용 방법에 관한 것이다. 본 발명에 따른 SDR 기반의 모뎀 플랫폼 장치는, 다양한 통신 모뎀을 구현하기 위하여 유연성 및 범용성을 가지도록 설계된 모뎀 플랫폼에 있어서, 디지털 모뎀 신호 처리를 위한 하나 이상의 DSP 모듈; 각각의 주위 소자들과 연결되어 데이터 전송 경로를 결정하고, 제어 신호를 공급하는 단일의 FPGA 모듈; 상기 DSP 모듈과 무선 데이터를 송수신하는 RF 아날로그 모듈; 상기 RF 아날로그 모듈과 연결되어 아날로그 신호를 수신하는 ADC 모듈; 상기 RF 아날로그 모듈과 연결되어 아날로그 신호를 송신하는 DAC 모듈; 상기 FPGA 모듈과 DSP 모듈을 제어하거나 각종 데이터를 교환하고, DSP 모듈로의 프로그램 다운로드를 담당하고 있는 호스트 CPU 모듈; 및 외부와의 데이터 교환을 위한 외부 인터페이스 모듈을 포함한다. 본 발명에 따르면, 디지털 통신 시스템의 구현에 있어서, 본 발명에서 제시한 방법으로 플랫폼을 구성할 경우, 하나의 공통된 하드웨어 플랫폼만으로 다양한 변복조 규격을 빠른 시간에 쉽게 구성할 수 있으므로, 개발 기간을 단축시키고, 최적의 성능 시험을 수행할 수 있도록 한 것이다.
SDR, 모뎀 플랫폼, FPGA, DSP, ADC, DAC-
公开(公告)号：KR1020080052155A
公开(公告)日：2008-06-11
申请号：KR1020070035061
申请日：2007-04-10
Applicant: 한국전자통신연구원
CPC classification number: H04W92/12 , H04L29/10 , H04L61/2007 , H04W92/14
Abstract: A mobile communication network structure is provided to perform interfacing between a BS(Base Station) and a BSC(Base Station Controller) using the Internet, thereby minimizing installation cost in establishing more BSs for high-speed data transmission. A mobile communication network structure comprises a mobile terminal(200), a BS(202), an adaptor(204), the Internet(206), a BSC interface(208), and a BSC(210). The BS performs data transceiving with plural mobile terminals within a unit cell are. The BSC is connected to plural BSs to control the operation of the each BS. The adaptor is connected to the BS to convert information transmitted through a Iub interface from the BS into Ethernet packets and transmit converted Ethernet packets through the Internet, convert the Ethernet packets received through the Internet suitable for the Iub interface and provide the converted Ethernet packets to the BS. The BSC interface converts is connected to the adaptor through the Internet to convert the received Ethernet packets suitably for the Iub interface and transmit the converted Ethernet packets to the BSC, convert information transmitted through the Iub interface from the BSC into Ethernet packets and provide the converted Ethernet packets to the BS.
Abstract translation: 提供移动通信网络结构，以使用因特网来执行BS（基站）和BSC（基站控制器）之间的接口，从而最小化建立用于高速数据传输的更多BS的安装成本。 移动通信网络结构包括移动终端（200），BS（202），适配器（204），因特网（206），BSC接口（208）和BSC（210）。 BS在单元内的多个移动终端执行数据收发。 BSC连接到多个BS以控制每个BS的操作。 适配器连接到BS，将通过Iub接口传输的信息从BS转换为以太网数据包，并通过互联网传输转换的以太网数据包，转换通过Internet接收的适用于Iub接口的以太网数据包，并将转换的以太网数据包提供给 BS。 BSC接口转换器通过Internet连接到适配器，适用于Iub接口转换接收到的以太网数据包，并将转换的以太网数据包传送到BSC，将通过Iub接口传输的信息从BSC转换为以太网数据包，并提供转换 以太网数据包到BS。
-
公开(公告)号：KR100678493B1
公开(公告)日：2007-02-02
申请号：KR1020040097827
申请日：2004-11-26
Applicant: 한국전자통신연구원
Abstract: 본 발명은 에스디알(SDR) 기반의 모뎀 플랫폼 장치 및 운용 방법에 관한 것이다. 본 발명에 따른 SDR 기반의 모뎀 플랫폼 장치는, 무선 데이터를 송수신하는 RF 아날로그 모듈; RF 아날로그 모듈로부터 수신한 아날로그 신호를 디지털 형태의 데이터로 변환하는 ADC 모듈; ADC 모듈로부터 수신된 데이터를 데이터 모뎀 신호 처리하거나 상위 계층에서 수신된 데이터를 데이터 모뎀 신호 처리하기 위해서 데이터 전송 경로를 결정하는 단일의 FPGA 모듈; FPGA 모듈의 데이터 전송 경로에 따라 수신된 데이터를 데이터 모뎀 신호 처리하는 DSP 모듈; FPGA 모듈과 DSP 모듈을 제어하거나 DSP 모듈 및 FPGA 모듈과 데이터를 송수신하는 호스트 CPU 모듈; FPGA 모듈과 상위 계층과의 데이터 송수신을 처리하는 외부 인터페이스 모듈; 및 수신된 데이터를 아날로그 신호로 변환하여 RF 아날로그 모듈로 송신하는 DAC 모듈을 포함한다. 본 발명에 따르면, 디지털 통신 시스템의 구현에 있어서, 본 발명에서 제시한 방법으로 플랫폼을 구성할 경우, 하나의 공통된 하드웨어 플랫폼만으로 다양한 변복조 규격을 빠른 시간에 쉽게 구성할 수 있으므로, 개발 기간을 단축시키고, 최적의 성능 시험을 수행할 수 있도록 한 것이다.
SDR, 모뎀 플랫폼, FPGA, DSP, ADC, DAC-
公开(公告)号：KR1020060067310A
公开(公告)日：2006-06-20
申请号：KR1020040105571
申请日：2004-12-14
Applicant: 한국전자통신연구원
IPC: H04L7/033
CPC classification number: H04L7/033
Abstract: 본 발명은 디지털 신호 처리 프로세서의 클락 제어 장치 및 그 방법에 관한 것이다.
디지털 신호 처리 프로세서의 소비 전력 감소를 위하여, 디지털 신호 처리 프로세서의 소프트웨어가 실시간으로 동작하는 데에 요구되는 만큼의 클락으로 동작하도록, 각 응용 소프트웨어의 상태별로 요구되는 클락 주파수가 다르게 매핑되어 있는 주파수 매핑 테이블을 구성한다. 이것은 FSM (finite state machine) 기반의 응용 소프트웨어의 경우 각 상태마다 요구되어지는 디지털 신호 처리 프로세서의 계산량이 서로 다른 것을 토대로 한 것이다. 그리고 각 응용 소프트웨어의 상태 천이를 감시하여 천이 예정이 감시되면, 천이될 상태에 맞는 클락 주파수에 따라 클락 발생부를 구동시킨다.
이러한 본 발명에 따르면 디지털 신호 처리 프로세서에서 각 응용 소프트웨어가 상태별로 실시간 처리가 가능한 정도의 최소한의 기준 클락으로 동작함으로써, 전력소모를 현저하게 감소시킬 수 있다.
SDR, DSP, 저전력, 클락 제어-
公开(公告)号：KR100599201B1
公开(公告)日：2006-07-11
申请号：KR1020040105571
申请日：2004-12-14
Applicant: 한국전자통신연구원
IPC: H04L7/033
Abstract: 본 발명은 디지털 신호 처리 프로세서의 클락 제어 장치 및 그 방법에 관한 것이다.
디지털 신호 처리 프로세서의 소비 전력 감소를 위하여, 디지털 신호 처리 프로세서의 소프트웨어가 실시간으로 동작하는 데에 요구되는 만큼의 클락으로 동작하도록, 각 응용 소프트웨어의 상태별로 요구되는 클락 주파수가 다르게 매핑되어 있는 주파수 매핑 테이블을 구성한다. 이것은 FSM (finite state machine) 기반의 응용 소프트웨어의 경우 각 상태마다 요구되어지는 디지털 신호 처리 프로세서의 계산량이 서로 다른 것을 토대로 한 것이다. 그리고 각 응용 소프트웨어의 상태 천이를 감시하여 천이 예정이 감시되면, 천이될 상태에 맞는 클락 주파수에 따라 클락 발생부를 구동시킨다.
이러한 본 발명에 따르면 디지털 신호 처리 프로세서에서 각 응용 소프트웨어가 상태별로 실시간 처리가 가능한 정도의 최소한의 기준 클락으로 동작함으로써, 전력소모를 현저하게 감소시킬 수 있다.
SDR, DSP, 저전력, 클락 제어
-
-
-
-
-
Search Results
6
records
(took 0.023 seconds)
