公开(公告)号：KR1019980046390A

公开(公告)日：1998-09-15

申请号：KR1019960064715

申请日：1996-12-12

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김종호 ,  이태희 ,  김동현

IPC: H04L1/00

Abstract: 본 발명은 STM-N 동기식 광전송 시스템에서 전송 채널의 오류를 검출하는데 사용되는 B2 바이트를 이용하여 STM-1 단위의 EB를 검출하는 회로에 관한 것으로서, 동기식 전송 시스템에서는 시스템의 전송 오류를 평가하기 위한 방법으로 STM-N 프레임내의 B2 오버헤드 바이트를 사용한 BIP(Bit Interleaved Parity) 방식을 사용하고 있다. 현재까지 B2 바이트를 사용한 전송 오류 측정은 BIP를 각각 검출하여 누적하는 방식을 취하고 있으나 최근에는 EB(Errored Block)을 사용하는 것이 세계적인 추세이다. 기본적인 설계개념은 모두 동일하므로 본 발명에서는 STM-4에 대하여 언급하기로 한다. 본 발명에서는 8병렬 STM-4 신호를 수신하여 B2 바이트의 오류를 검출하고 최종적으로 STM-1 단위의 EB 오류를 검출하기 위하여 수신된 8병렬 STM-4 신호에 BIP 계산기를 이용하여 B2 바이트 값을 계산한다. 이후 계산된 B2 바이트 값과 다음 프레임의 B2 바이트를 BIP 오류 검출기에서 비트별로 비교하여 STM-4 신호 전체에 대한 BIP 오류를 먼저 찾아낸다. BIP 오류를 찾아낸 후, 이를 STM-1 단위로 분리하여 EB를 검출한다. STM-N 광전송 시스템의 전송 오류 평가 방법인 EB로 변경되는 추세에 맞추어 EB를 이용한 전송 오류 방식을 구현하는 호로 및 방식을 제공함으로써 최근에 개정된 국제 표준안을 수용하는 광전송 시스템을 구현할 수 있도록 하였다.

公开(公告)号：KR1019980035678A

公开(公告)日：1998-08-05

申请号：KR1019960054091

申请日：1996-11-14

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김효중 ,  고정훈 ,  김동현

IPC: H03K21/00

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
펄스 위치 보정기.
2. 발명이 해결하려고 하는 기술적 과제
디지털 로직을 사용하여, 두 소자간의 신호의 지연차이를 자동으로 보정하도록 하고자 함.
3. 발명의 해결방법의 요지
기준펄스가 발생하는 주기 만큼의 크기를 가지며, 기준펄스와 클럭을 이용하여 초기 값을 로딩하는 더하기 계수기와 빼기 계수기(11,12), 다른 소자로 부터 지연 값을 가지고 입력되는 입력펄스와 클럭을 논리 곱하는 논리 곱 소자(13), 논리 곱 소자의 출력이 논리 값 1 일 때만 빼기 계수기의 값을 읽어 저장하는 D-플립플롭(14), 및 더하기 계수기(11)의 값과 D-플립플롭(14)의 값을 비교하여 두 값이 같을 때만 펄스를 출력하는 비교기(15)를 구비함.
4. 발명의 중요한 용도
기준펄스를 사용하는 동기망에 이용됨.

公开(公告)号：KR1019980004052A

公开(公告)日：1998-03-30

申请号：KR1019970067907

申请日：1997-12-11

Applicant: 한국전자통신연구원

Inventor： 최진성 ,  이찬수 ,  김동현 ,  박찬용 ,  최정단

IPC: G06F11/30

公开(公告)号：KR100110417B1

公开(公告)日：1997-01-09

申请号：KR1019930027366

申请日：1993-12-11

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 고정훈 ,  이상훈 ,  김동현 ,  심창섭

IPC: H04Q1/14

公开(公告)号：KR1019960014688B1

公开(公告)日：1996-10-19

申请号：KR1019930027366

申请日：1993-12-11

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 고정훈 ,  이상훈 ,  김동현 ,  심창섭

IPC: H04Q1/14

Abstract: a selector for respectively inputting an AU32 L by L, Frame Synch signal one by one, 51.48 MHz clock one by one from the east side and west side; a pointer generator and a pointer interpreter for inputting A, B, and the output of the selector A; and a CPU for inputting the output of the pointer generator and the output of the selector B, including double unit having an selector C for inputting the output into STM-M Proc. which is STM-M processor, and controlling the double unit.

Abstract translation: 一个选择器，分别由L，帧同步信号逐个输入AU32 L，从东侧和西侧一个接一个地输入51.48MHz时钟; 指针发生器和用于输入A，B和选择器A的输出的指针解释器; 以及用于输入指针发生器的输出和选择器B的输出的CPU，包括具有用于将输出输入STM-M Proc的选择器C的双位单元。 这是STM-M处理器，并控制双机。