-
公开(公告)号：KR101205721B1
公开(公告)日：2012-11-28
申请号：KR1020090113087
申请日：2009-11-23
Applicant: 한국전자통신연구원
Abstract: 본 발명은, 다중 채널 및 다중 안테나를 사용하는 무선 통신 시스템에서 자원인 채널을 효율적으로 사용하여 데이터를 송수신하는 장치 및 방법에 관한 것으로, 복수의 안테나들에 의해 형성된 복수의 채널들을 검색하고, 상기 검색한 채널들의 채널 정보를 수집하여 상기 검색한 채널들을 분석하며, 상기 분석한 채널들 중에서 마스터(master) 채널을 선택한 후, 상기 마스터 채널을 제외한 나머지 채널들을 슬레이브(slave) 채널들로 결정하며, 상기 슬레이브 채널들의 순위를 결정하고, 상기 마스터 채널에 대한 변조 및 코딩 방식(MCS: Modulation Coding Scheme) 레벨을 결정한 후, 상기 복수의 안테나들 중 상기 마스터 채널에 해당하는 안테나들을 결정하고, 상기 마스터 채널에 해당하는 안테나들을 제외한 나머지 안테나들의 개수를 확인하고, 상기 확인한 개수에 상응하여 상기 슬레이브 채널들에 해당하는 안테나들을 결정하며, 상기 결정한 안테나들을 이용하여 상기 복수의 채널들을 통해 데이터를 송수신한다.
무선 랜, 다중 안테나, 다중 채널, OFDM, CSMA/CA-
公开(公告)号：KR1020110068776A
公开(公告)日：2011-06-22
申请号：KR1020100036030
申请日：2010-04-19
Applicant: 한국전자통신연구원
Inventor： 윤찬호
IPC: H03M13/11
CPC classification number: H03M13/1148 , H03M13/6502
Abstract: PURPOSE: A method and device for encoding a code by a low density parity check are provided to change only the structure of an H matrix which is a parity check matrix, thereby efficiently encoding an LDPC(Low Density Parity Check) code. CONSTITUTION: Information vector X is generated by operating an information sequence with an information block of parity check matrix H. The information sequence is an input word. A parity bit is generated by a simultaneous equation about the parity block of the generated information vector X and the parity check matrix H. The generated parity bit is checked using the parity check matrix H. A final parity bit is generated by operating the check result by a sub block unit and each area separated from the parity block of the parity check matrix H. The final parity bit is coupled with the information sequence to output an encoding word.
Abstract translation: 目的：提供用于通过低密度奇偶校验来编码代码的方法和装置，以仅改变作为奇偶校验矩阵的H矩阵的结构，从而有效地编码LDPC（低密度奇偶校验）码。 构成：通过使用奇偶校验矩阵H的信息块操作信息序列来生成信息向量X.信息序列是输入字。 通过关于生成的信息向量X和奇偶校验矩阵H的奇偶校验块的联立方程生成奇偶校验位。使用奇偶校验矩阵H检查所生成的奇偶校验位。通过操作校验结果生成最终奇偶校验位 通过子块单元和与奇偶校验矩阵H的奇偶校验块分离的每个区域。最终奇偶校验位与信息序列耦合以输出编码字。
-
公开(公告)号：KR1020110068775A
公开(公告)日：2011-06-22
申请号：KR1020100036029
申请日：2010-04-19
Applicant: 한국전자통신연구원
CPC classification number: H04B7/0854 , H04L1/0054 , H04L1/0071 , H04L1/0631 , H04L1/0643 , H04L1/0668 , H04L25/0204 , H04L25/0246 , H04L25/03057 , H04L2025/03426
Abstract: PURPOSE: A MIMO system, receiving apparatus, and signal receiving method are provided to increase signal transmission ratio and link level performance and to reduce the complexity of a receiver. CONSTITUTION: A QR decomposition unit(300) converts a receiving signal into a receiving vector. The QR decomposition unit decomposes the channel matrix vector of the received vector to a single matrix vectors and an upper triangular matrix vector. A first estimation unit(302) estimates a symbol through the decomposed vectors. The first estimation unit calculates an LLR(Log Likelihood Ratio). A second estimation unit(304) estimates the symbol in a DFE(Determination Feedback Equalizer) method.
Abstract translation: 目的：提供MIMO系统，接收装置和信号接收方法，以增加信号传输比和链路级性能，降低接收机的复杂度。 构成：QR分解单元（300）将接收信号转换为接收向量。 QR分解单元将接收向量的信道矩阵向量分解为单个矩阵向量和上三角矩阵向量。 第一估计单元（302）通过分解向量来估计符号。 第一估计单元计算LLR（对数似然比）。 第二估计单元（304）以DFE（确定反馈均衡器）方法估计该符号。
-
公开(公告)号：KR1020100065097A
公开(公告)日：2010-06-15
申请号：KR1020090113087
申请日：2009-11-23
Applicant: 한국전자통신연구원
CPC classification number: H04B7/0608 , H04B7/0691 , H04B7/0814 , H04L1/0001
Abstract: PURPOSE: A device and a method for transceiving data in a wireless communication system are provided to transceive data through multi antennas and multi channels, thereby improving data processing rate and transfer rate. CONSTITUTION: STA(Station)(100) and APs(Access Points)(160,170,180) transceives data through the multiple antenna and multiple channels. A processing unit(110) processes data through a plurality of antennas. The processing unit processes a RF(Radio Frequency) signal for transceiving to a plurality of wireless channels. A reconfiguration unit(120) unites a plurality of antennas. The STA adaptively allocates the resources of the channels and antennas according to the change of channels.
Abstract translation: 目的：提供一种用于在无线通信系统中收发数据的设备和方法，用于通过多天线和多信道收发数据，从而提高数据处理速率和传输速率。 构成：STA（站）（100）和AP（接入点）（160,170,180）通过多个天线和多个信道收发数据。 处理单元（110）通过多个天线处理数据。 处理单元处理用于收发到多个无线信道的RF（射频）信号。 重新配置单元（120）整合多个天线。 STA根据信道的变化自适应地分配信道和天线的资源。
-
85.发明授权낮은 복잡도 및 고속 복호를 위한 패리티 검사행렬 생성방법과, 그를 이용한 저밀도 패리티 검사 부호의 부호화장치 및 그 방법 失效生产方法用于低复杂度和高速解码的方法检验矩阵和装置以及使用该方法编码低密度奇偶校验码的方法
公开(公告)号：KR100949519B1
公开(公告)日：2010-03-24
申请号：KR1020070133279
申请日：2007-12-18
Applicant: 한국전자통신연구원
CPC classification number: H03M13/116 , H03M13/1185 , H03M13/611
Abstract: 본 발명은 낮은 복잡도 및 고속 복호를 위한 패리티 검사행렬 생성 방법과, 그를 이용한 저밀도 패리티 검사 부호의 부호화 장치 및 그 방법에 관한 것으로, 패리티 검사행렬의 부행렬의 시프트값이 서로 중복되지 않게 배열하여 패리티 검사행렬을 생성하고, 그 생성된 패리티 검사행렬에 관한 선형 방정식을 독립적인 선형 방정식으로 분리하여 패리티 비트를 생성함으로써, 복잡도가 낮아지고 패리티 검사 부호의 복호를 빠른 속도로 처리할 수 있게 하는, 낮은 복잡도 및 고속 복호를 위한 패리티 검사행렬 생성 방법과, 그를 이용한 저밀도 패리티 검사 부호의 부호화 장치 및 그 방법을 제공하고자 한다.
이를 위하여, 본 발명은 저밀도 패리티 검사 부호의 부호화 장치에 있어서, 입력 비트를 입력받기 위한 비트 입력 수단; 상기 입력받은 입력 비트와, 고속 복호를 위한 패리티 검사행렬의 정보 블록을 곱하여 정보 벡터를 생성하기 위한 정보 벡터 생성 수단; 상기 생성된 정보 벡터와 상기 패리티 검사행렬의 패리티 블록에 관한 선형 방정식을 독립적인 선형 방정식으로 분리하여 패리티 비트를 생성하기 위한 패리티 비트 생성 수단; 및 상기 입력받은 입력 비트와 상기 생성된 패리티 비트를 결합하여 부호어를 출력하기 위한 비트 출력 수단을 포함한다.
저밀도 패리티 검사 부호, 패리티 검사행렬, 정보 벡터, 선형 방정식, 패리티 비트-
Patent Agency Ranking
公开(公告)号：KR100924171B1
公开(公告)日：2009-10-28
申请号：KR1020070126964
申请日：2007-12-07
Applicant: 한국전자통신연구원
Abstract: 본 발명은 고속 데이터 전송을 위한 차세대 무선 근거리 통신 시스템에서 기존의 심볼 동기를 위한 피크 검출 방법의 문제점을 개선하여 신뢰성 있는 심볼 경계를 검출할 수 있는 심볼 경계 검출 방법 및 장치에 관한 것으로, 고속 무선 근거리 통신 시스템에서 심볼 동기를 위한 심볼 경계 검출 방법에 있어서, (a) 최대 피크치 검색에 의해 검색된 첫 번째 피크치(이전 피크치)와 두 번째 피크치(현재 피크치)의 차이를 계산하는 단계; (b) 상기 계산된 피크 차이와 제1 임계치(이는 이전 피크치를 심볼 경계로 결정하기 위해 임의로 설정된 값)를 비교하는 단계; (c) 상기 피크 차이가 상기 제1 임계치보다 작으면, 상기 이전 피크치가 발생된 위치를 심볼 경계로 결정하는 단계; 및 (d) 상기 피크 차이가 상기 제1 임계치보다 크면, 상기 현재 피크치가 발생된 위치를 심볼 경계로 결정하는 단계를 포함한다.
차세대, 고속, 무선, 근거리, 통신, WLAN, 심볼, 동기, 경계, 검출, 피크-
公开(公告)号：KR100924167B1
公开(公告)日：2009-10-28
申请号：KR1020070039256
申请日：2007-04-23
Applicant: 한국전자통신연구원
Abstract: 본 발명은 무선 통신 시스템에서 송신 다이버시티(Diversity) 이득을 얻으면서 성능을 높일 수 있는 무선 통신 시스템의 신호 수신 방법 및 장치에 관한 것으로, 수신 신호의 유효 채널 행렬에 대한 역행렬을 구하고, 수신 신호의 벡터 값에 역행렬을 곱하고, 벡터 값에 역행렬을 곱할 때에 잡음 성분에 곱해진 역행렬을 제거하기 위한 가중치를 적용하며, 또한 역행렬을 간략화하고 간략화된 역행렬을 적용하도록 함으로써, 높은 전송률과 링크 레벨 성능을 가져다주며, 수신단의 복잡도를 줄일 수 있다.
SFBC-OFDM, 수신, 성능-
88.发明公开
公开(公告)号：KR1020090064709A
公开(公告)日：2009-06-22
申请号：KR1020070132008
申请日：2007-12-17
Applicant: 한국전자통신연구원
IPC: H03M13/11
CPC classification number: H03M13/116 , H03M13/1137 , H03M13/1185 , H03M13/618 , H03M13/6356 , H03M13/6393
Abstract: An apparatus and a method for generating a parity check matrix of an LDPC code and an LDPC encoding/decoding apparatus using the same are provided to perform a super speed decoding by designing an LDPC code supporting various information lengths and a code rate applying an information shortening method and a puncturing method. A first parity check matrix generating unit(31) generates a first parity check matrix comprised of a first information block and a parity block. A q-th parity check matrix generator generates the q-th parity check matrix by adding the q-th information block to the (q-1)-th parity check matrix. An information shortening unit(36) generates at least one parity check matrix different from the first to Q parity check matrixes by applying the information shortening to at least one parity check matrix among the first to Q parity check matrixes. A puncturing unit(37) generates at least one parity check matrix different from the first to Q parity check matrixes by applying a puncturing method to at least one parity check matrix among the first to Q parity check matrixes.
Abstract translation: 提供一种用于生成LDPC码的奇偶校验矩阵和使用其的LDPC编码/解码装置的装置和方法，用于通过设计支持各种信息长度的LDPC码和应用信息缩短的码率来执行超速解码 方法和打孔方法。 第一奇偶校验矩阵生成单元（31）生成由第一信息块和奇偶校验块构成的第一奇偶校验矩阵。 第q个奇偶校验矩阵发生器通过将第q个信息块添加到第（q-1）个奇偶校验矩阵来生成第q个奇偶校验矩阵。 信息缩短单元（36）通过在第一至Q奇偶校验矩阵中应用至少一个奇偶校验矩阵的信息缩短来生成与第一至第Q奇偶校验矩阵不同的至少一个奇偶校验矩阵。 打孔单元（37）通过对第一至第Q奇偶校验矩阵中的至少一个奇偶校验矩阵应用打孔方法，生成与第一至第Q奇偶校验矩阵不同的至少一个奇偶校验矩阵。
-
公开(公告)号：KR100864838B1
公开(公告)日：2008-10-23
申请号：KR1020070073098
申请日：2007-07-20
Applicant: 한국전자통신연구원
IPC: H03M13/11
CPC classification number: H03M13/1122 , H03M13/1117 , H03M13/112 , H03M13/6527 , H03M13/6544 , H03M13/6577 , H03M13/658 , H03M13/6583
Abstract: 본 발명은 저밀도 패리티 검사 부호의 검사노드를 갱신하는 방법 및 장치에 관한 것으로, 저밀도 패리티 검사 부호를 복호화하기 위하여 저밀도 패리티 검사 부호의 검사노드를 갱신하는 방법에 있어서, (a)검사노드의 차수 개만큼의 입력값 중 각각의 첫 번째 비트(MSB) 값들을 이용해 AND 연산을 수행하여 상기 입력값 중 첫 번째 최소값의 첫 번째 비트 값을 구하는 단계, (b)상기 첫 번째 최소값의 첫 번째 비트 값과 상기 입력값 중 각각의 첫 번째 비트 값들을 XOR 및 OR 연산을 순차적으로 수행하여 구한 값으로 스위칭하여 결과값을 구하는 단계 및 (c)상기 결과값을 다시 상기 입력값으로 하여 상기 (a) 및 (b)단계를 상기 입력값의 비트 수만큼(상기 입력값이 마지막 비트(LBS)가 될 때까지) 반복 수행하여 상기 첫 번째 최소값을 구하는 단계로 구성되어, 하드웨어의 복잡도를 줄이면서 초고속의 처리속도 지원을 가능하도록 할 수 있다.
저밀도 패리티 검사 부호, 패리티 검사행렬 행분해, 검사노드 갱신-
公开(公告)号：KR100857903B1
公开(公告)日：2008-09-10
申请号：KR1020060032587
申请日：2006-04-11
Applicant: 한국전자통신연구원
Abstract: 본 발명은 상위 프로그래밍 언어를 이용한 디지털 시스템 설계 방법에 관한 것이다.
디지털 시스템을 구현함에 있어 상위 프로그래밍 언어로 작성된 상위 소프트웨어 시뮬레이터를 토대로 알고리즘을 검증하고, 상위 프로그래밍 언어를 토대로 하위 프로그래밍 언어로 프로그램을 작성하기 전에, 상위 소프트웨어 시뮬레이터는 디지털 시스템의 하드웨어가 갖는 특성을 이용하여 시뮬레이션을 수행한다. 따라서, 하위 프로그래밍 언어로의 변환을 용이하게 수행할 수 있다.
디지털 시스템 설계, 하드웨어 설계, 검증, 상위 프로그래밍 시뮬레이션
-
-
-
-
-
-
-
-
-
Search Results
115
records
(took 0.033 seconds)
