中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

114 records (took 0.019 seconds)

    Instrucción de carga lógica y desplazamiento protegido
    82.
    发明专利
    Instrucción de carga lógica y desplazamiento protegido 未知

    公开(公告)号：ES2893925T3

    公开(公告)日：2022-02-10

    申请号：ES18700180

    申请日：2018-01-03

    Applicant: IBM

    Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  JACOBI CHRISTIAN ,  SAPORITO ANTHONY ,  PAPROTSKI VOLODYMYR ,  MITRAN MARCEL

    IPC: G06F9/30

    Abstract: Un producto de programa informático para facilitar el procesamiento en un entorno informático, comprendiendo dicho producto de programa informático: un medio de almacenamiento legible por ordenador que almacena instrucciones y legible por un circuito de procesamiento para: obtener una instrucción de Carga Lógica y Desplazamiento Protegido 'LLSG' para realizar una operación de carga y desplazamiento; y ejecutar la instrucción LLSG, comprendiendo la ejecución: cargar datos desde una ubicación en memoria, estando la ubicación en memoria designada por uno o más campos asociados a la instrucción; desplazar los datos en una cantidad de desplazamiento para obtener un valor desplazado; obtener un resultado intermedio usando el valor desplazado; y reconocer la aparición de un evento de almacenamiento protegido que comprende: usar el resultado intermedio para determinar si la instrucción designa una sección protegida de almacenamiento definida por un límite que indica un intervalo de direcciones que están protegidas, en el que en base a determinar que la instrucción designa la sección protegida de almacenamiento, el resultado intermedio no se carga en un registro especificado usando la instrucción LLSG; en cambio, se inserta en un registro de evento de almacenamiento protegido junto con los datos y la dirección de la instrucción LLSG que causa el evento de almacenamiento protegido.

    Control del funcionamiento de una facilidad de instrumentación en tiempo de ejecución desde un estado con menos privilegios
    83.
    发明专利
    Control del funcionamiento de una facilidad de instrumentación en tiempo de ejecución desde un estado con menos privilegios 未知

    公开(公告)号：ES2893826T3

    公开(公告)日：2022-02-10

    申请号：ES13761846

    申请日：2013-03-01

    Applicant: IBM

    Inventor： FARRELL MARK S ,  GAINEY JR CHARLES W ,  MITRAN MARCEL ,  SHUM CHUNG-LUNG KEVIN ,  SLEGEL TIMOTHY J ,  SMITH BRIAN LEONARD ,  STOODLEY KEVIN A

    IPC: G06F11/36 ,  G06F9/30

    Abstract: Un método para habilitar y deshabilitar la ejecución de una facilidad de instrumentación en tiempo de ejecución en un procesador, el método comprende: buscar, mediante un procesador (106), una instrucción para que el procesador la ejecute en un estado con menos privilegios, la instrucción uno de una instrucción de facilidad de instrumentación en tiempo de ejecución desactivada (RIOFF) y una instrucción de facilidad instrumentación de tiempo de ejecución activada (RION); en base a la determinación, por parte del procesador, de que la facilidad de instrumentación en tiempo de ejecución permite ejecutar la instrucción en el estado con menos privilegios y que los controles asociados con la facilidad de instrumentación en tiempo de ejecución son válidos, ejecutar la instrucción, la ejecución comprende cualquiera de los siguientes: deshabilitar la facilidad de instrumentación en tiempo de ejecución basándose en la instrucción sea la instrucción de RIOFF, la deshabilitación incluye actualizar un bit de estado de facilidad de instrumentación en tiempo de ejecución en una palabra de estado de programa (PSW) del procesador para indicar que los datos de instrumentación en tiempo de ejecución no deben ser capturados por el procesador; y habilitar la facilidad de instrumentación en tiempo de ejecución basándose en que la instrucción sea la instrucción de RION, la habilitación incluye actualizar el bit de estado de la facilidad de instrumentación en tiempo de ejecución en la PSW para indicar que los datos de instrumentación en tiempo de ejecución deben ser capturados por el procesador, y caracterizado porque la instrucción es de un subproceso actualmente en ejecución en un entorno multiproceso, y porque la PSW está asociada con el subproceso en ejecución, y un estado de la facilidad de instrumentación en tiempo de ejecución para el subproceso en ejecución se mantiene en la PSW a través de los envíos del subproceso de ejecución.

    CONVERT FROM ZONED FORMAT TO DECIMAL FLOATING POINT FORMAT
    88.
    发明专利
    CONVERT FROM ZONED FORMAT TO DECIMAL FLOATING POINT FORMAT 未知

    公开(公告)号：CA2852862C

    公开(公告)日：2020-12-15

    申请号：CA2852862

    申请日：2012-11-13

    Applicant: IBM

    Inventor： CARLOUGH STEVEN ,  SCHWARZ ERIC MARK ,  SLEGEL TIMOTHY ,  GAINEY CHARLES ,  MITRAN MARCEL ,  COPELAND REID

    IPC: G06F9/30 ,  G06F9/318

    Abstract: Machine instructions, referred to herein as a long Convert from Zoned instruction (CDZT) and extended Convert from Zoned instruction (CXZT), are provided that read EBCDIC or ASCII data from memory, convert it to the appropriate decimal floating point format, and write it to a target floating point register or floating point register pair. Further, machine instructions, referred to herein as a long Convert to Zoned instruction (CZDT) and extended Convert to Zoned instruction (CZXT), are provided that convert a decimal floating point (DFP) operand in a source floating point register or floating point register pair to EBCDIC or ASCII data and store it to a target memory location.

    КОМАНДА ЗАЩИЩЕННОЙ ЛОГИЧЕСКОЙ ЗАГРУЗКИ И СДВИГА
    89.
    发明专利
    КОМАНДА ЗАЩИЩЕННОЙ ЛОГИЧЕСКОЙ ЗАГРУЗКИ И СДВИГА 未知

    公开(公告)号：RU2731327C1

    公开(公告)日：2020-09-01

    申请号：RU2019109551

    申请日：2018-01-03

    Applicant: IBM

    Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  JACOBI CHRISTIAN ,  SAPORITO ANTHONY ,  PAPROTSKI VOLODYMYR ,  MITRAN MARCEL

    IPC: G06F9/30

    Abstract: Изобретениеотноситсяк средствамобеспеченияобработкив вычислительномокружении. Техническийрезультатзаключаетсяв повышениипроизводительностизадачв вычислительномокружении. Получаюткомандунавыполнениеоперациизагрузкии сдвига. Осуществляютзагрузкуданныхизместоположенияв памяти, причемместоположениев памятиобозначенопосредствомодногоилинесколькихсвязанныхс командойполей. Сдвигаютданныенавеличинусдвигадляполучениясмещенногозначения, получаютпромежуточныйрезультатс помощьюсмещенногозначения. Выполняютобнаружениезащищенногосохранения, содержащееиспользованиепромежуточногорезультатадлявыявлениятого, обозначаетликомандазащищенныйучастокпамяти, заданныйграницей, указывающейнадиапазонзащищенныхадресов, причемнаоснованиивыявлениятого, чтокомандаобозначаетзащищенныйучастокпамяти, промежуточныйрезультатнезагружаютв заданныйс помощьюкомандырегистр. 3 н. и 17 з.п. ф-лы, 20 ил.

    Filtrado de interrupción de programa en ejecución transaccional
    90.
    发明专利
    Filtrado de interrupción de programa en ejecución transaccional 未知

    公开(公告)号：ES2719685T3

    公开(公告)日：2019-07-12

    申请号：ES12878862

    申请日：2012-11-26

    Applicant: IBM

    Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY ,  MITRAN MARCEL

    IPC: G06F9/54 ,  G06F9/30 ,  G06F9/38 ,  G06F9/46

    Abstract: Un método para gestionar interrupciones en un entorno informático, el método comprendiendo las etapas de iniciar, por un procesador, una transacción mediante la ejecución de una instrucción transaction begin (200), la transacción retrasando, de manera eficaz, el compromiso de almacenamientos transaccionales con la memoria principal hasta la finalización de una transacción seleccionada, el método caracterizado por que: la instrucción transaction begin incluye un campo (216) que especifica un control de filtrado de interrupción de programa, el control de filtrado de interrupción de programa controlando si ciertas clases de condiciones de excepción de programa que ocurren mientras el procesador está en el modo de ejecución transaccional resultan en una interrupción; detecta, por el procesador, durante el procesamiento transaccional, una condición de excepción de programa (1700), la condición de excepción de programa teniendo al menos una clase de ejecución transaccional dependiendo de la gravedad de la condición de excepción de programa; aborta la transacción, según la detección de la condición de excepción de programa; determina, según la detección de la condición de excepción de programa, si una interrupción se presentará (1702), en donde la determinación emplea el control de filtrado de interrupción de programa (1754) y una clase de ejecución transaccional de la condición de excepción de programa (1756); según la determinación que indica que la interrupción no se presentará, se evita que las condiciones de excepción de programa provoquen una interrupción (1758, 1760); y reejecuta una o más instrucciones de la transacción seleccionada según el aborto de la transacción y la determinación de que la interrupción no se presentará.

Patent Agency Ranking