公开(公告)号：EP1053831A1

公开(公告)日：2000-11-22

申请号：EP99970350.7

申请日：1999-10-12

Applicant: Shin-Etsu Handotai Co., Ltd

Inventor： OTAKA, Toshiaki, Shin-Etsu Handotai Co., Ltd. ,  FUKAMI, Teruaki, Shin-Etsu Handotai Co., Ltd.

IPC: B24C11/00 ,  H01L21/304

CPC classification number: H01L21/0201 ,  B24C11/00 ,  B24C11/005

Abstract: Provided are a sand blasting abrasive material and a sand blasting method for a wafer using the same, which can prevent contamination of the wafer by a metal ion from occurring.
A silicon wafer is sand blasted using a sand blasting abrasive material containing a chelating agent. The chelating agent is selected from the group consisting of, for example, the following compounds (1) to (4) and salts thereof:

(1) Nitrilotriacetic acid (NTA)
(2) Ethylenediaminetetraacetic acid (EDTA)
(3) Diethylenediamine-N,N,N'',N''-pentaacetic acid (DTPA)
(4) Cyclohexanediaminetetraacetic acid (CyDTA).

Abstract translation: 本发明提供了一种喷砂研磨材料和使用其的晶片的喷砂方法，其可以防止发生金属离子对晶片的污染。 使用含有螯合剂的喷砂研磨材料对硅晶片进行喷砂处理。 螯合剂选自例如以下化合物（1）至（4）及其盐：（1）亚硝基三乙酸（NTA）（2）乙二胺四乙酸（EDTA）（3）二乙二胺-N ，N，N“，N” - 五乙酸（DTPA）（4）环己烷二胺四乙酸（CyDTA）。

公开(公告)号：WO2015151411A1

公开(公告)日：2015-10-08

申请号：PCT/JP2015/001301

申请日：2015-03-10

Applicant: 東洋炭素株式会社

Inventor： 鳥見　聡 ,  矢吹　紀人 ,  野上　暁

IPC: H01L21/66

CPC classification number: H01L22/12 ,  H01L21/0201 ,  H01L21/02019 ,  H01L21/02024 ,  H01L21/0475 ,  H01L21/3065 ,  H01L29/1608

Abstract: ＳｉＣ基板の潜傷深さ推定方法は、エッチング工程と、計測工程と、推定工程と、を含む。エッチング工程では、少なくとも表面が単結晶ＳｉＣで構成され、機械加工が行われた後のＳｉＣ基板に対して、Ｓｉ雰囲気下で加熱処理を行うことで当該ＳｉＣ基板の表面をエッチングする。計測工程では、エッチング工程を行ったＳｉＣ基板の表面粗さ又は残留応力を計測する。推定工程では、計測工程で得られた結果に基づいて、エッチング工程前のＳｉＣ基板の潜傷の深さ又は潜傷の有無を推定する。

Abstract translation: 用于估计SiC衬底中的潜在划痕深度的方法包括蚀刻步骤，测量步骤和估计步骤。 在蚀刻步骤中，将至少由单晶SiC形成表面并进行了机械加工的SiC衬底在Si气氛下进行热处理，以蚀刻SiC衬底的表面。 在测量步骤中，测量已经进行了蚀刻步骤的SiC衬底的表面粗糙度或残余应力。 在估计步骤中，基于在测量步骤中获得的结果来估计在蚀刻步骤之前的SiC衬底中的潜在划痕的存在或深度。

公开(公告)号：WO2013042027A3

公开(公告)日：2015-06-25

申请号：PCT/IB2012054903

申请日：2012-09-17

Applicant: LAM RES CORP ,  LAM RES AG ,  GAFF KEITH WILLIAM ,  COMENDANT KEITH ,  RICCI ANTHONY

Inventor： GAFF KEITH WILLIAM ,  COMENDANT KEITH ,  RICCI ANTHONY

IPC: H01L21/30 ,  H01C17/02 ,  H05B3/68

CPC classification number: F25B21/04 ,  H01L21/0201 ,  H01L21/67109 ,  H01L21/67248 ,  H01L21/6831 ,  H01L35/34 ,  Y10T29/49083 ,  Y10T29/49165

Abstract: A thermal plate for a substrate support assembly in a semiconductor plasma processing apparatus, comprises multiple independently controllable planar thermal zones arranged in a scalable multiplexing layout, and electronics to independently control and power the planar heater zones. Each planar thermal zone uses at least one Peltier device as a thermoelectric element. A substrate support assembly in which the thermal plate is incorporated includes an electrostatic clamping electrode layer and a temperature controlled base plate. Methods for manufacturing the thermal plate include bonding together ceramic or polymer sheets having planar thermal zones, positive, negative and common lines and vias.

Abstract translation: 一种用于半导体等离子体处理装置中的衬底支撑组件的热板，包括以可伸缩复用布局布置的多个可独立控制的平面热区，以及用于独立地控制和供电平面加热器区的电子装置。 每个平面热区使用至少一个珀耳帖装置作为热电元件。 其中结合热板的基板支撑组件包括静电夹持电极层和温度控制的基板。 用于制造热板的方法包括将具有平面热区域，正，负和公共线路和通孔的陶瓷或聚合物片材结合在一起。

公开(公告)号：WO2015047878A1

公开(公告)日：2015-04-02

申请号：PCT/US2014/056414

申请日：2014-09-18

Applicant: SUNPOWER CORPORATION

Inventor： RIM, Seung, Bum

IPC: H01L31/04 ,  H01L31/18

CPC classification number: C25F3/30 ,  C25F3/12 ,  C25F7/00 ,  H01L21/0201 ,  H01L21/0203 ,  H01L21/306 ,  H01L31/0682 ,  H01L31/1804 ,  H01L31/1892 ,  Y02E10/547 ,  Y02P70/521

Abstract: Forming a porous layer on a silicon substrate is disclosed. Forming the porous layer can include placing a silicon substrate in a first solution and conducting a first current through the silicon substrate. It can further include conducting a second current through the silicon substrate resulting in a porous layer on the silicon substrate.

Abstract translation: 公开了在硅衬底上形成多孔层。 形成多孔层可以包括将硅衬底放置在第一溶液中并且传导第一电流通过硅衬底。 它还可以包括通过硅衬底导通第二电流，导致硅衬底上的多孔层。

公开(公告)号：WO2014051684A1

公开(公告)日：2014-04-03

申请号：PCT/US2013/030913

申请日：2013-03-13

Applicant: SIXPOINT MATERIALS, INC.

Inventor： HASHIMOTO, Tadao

IPC: C30B7/10 ,  C30B29/40 ,  H01L21/66 ,  G01N23/201

CPC classification number: G01N23/207 ,  B24B37/044 ,  C01B21/0632 ,  C01P2002/74 ,  C30B7/105 ,  C30B29/403 ,  C30B29/406 ,  C30B33/00 ,  C30B33/06 ,  H01L21/0201 ,  H01L21/30625 ,  H01L21/78 ,  H01L22/12 ,  H01L29/045 ,  H01L29/2003 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The invention provides, in one instance, a group III nitride wafer sliced from a group III nitride ingot, polished to remove the surface damage layer and tested with x-ray diffraction. The x-ray incident beam is irradiated at an angle less than 15 degree and diffraction peak intensity is evaluated. The group III nitride wafer passing this test has sufficient surface quality for device fabrication. The invention also provides, in one instance, a method of producing group III nitride wafer by slicing a group III nitride ingot, polishing at least one surface of the wafer, and testing the surface quality with x-ray diffraction having an incident beam angle less than 15 degree to the surface. The invention also provides, in an instance, a test method for testing the surface quality of group III nitride wafers using x-ray diffraction having an incident beam angle less than 15 degree to the surface.

Abstract translation: 本发明在一个实例中提供了从III族氮化物锭切片的III族氮化物晶片，其被抛光以去除表面损伤层并且用x射线衍射测试。 以小于15度的角度照射x射线入射光束，评价衍射峰强度。 通过该测试的III族氮化物晶片具有用于器件制造的足够的表面质量。 本发明在一个实例中还提供了通过切割III族氮化物锭来抛光晶片的至少一个表面并且用具有入射光束角度较小的x射线衍射测试表面质量来制造III族氮化物晶片的方法 比表面15度以上。 本发明还提供了一种用于使用具有小于表面15度的入射光束角的x射线衍射来测试III族氮化物晶片的表面质量的测试方法。

公开(公告)号：WO2013136188A1

公开(公告)日：2013-09-19

申请号：PCT/IB2013/000907

申请日：2013-03-09

Applicant: SUSS MICROTEC LITHOGRAPHY, GMBH

Inventor： GEORGE, Gregory ,  LUTTER, Stefan

IPC: H01L21/683 ,  H01L21/67

CPC classification number: B32B37/0046 ,  B32B37/1284 ,  B32B37/18 ,  B32B2307/202 ,  B32B2457/14 ,  H01L21/0201 ,  H01L21/2007 ,  H01L21/67092 ,  H01L21/6835 ,  H01L21/6836 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  Y10T156/17

Abstract: A method for temporary bonding first (20) and second (30) wafers includes, applying a first adhesive layer (23a) upon a first surface of a first wafer (20) and then curing the first adhesive layer. Next, applying a second adhesive layer (23b) upon a first surface of a second wafer (30). Next, inserting the first wafer into a bonder module and holding the first wafer by an upper chuck assembly (412) so that its first surface with the cured first adhesive layer faces down. Next, inserting the second wafer into the bonder module and placing the second wafer upon a lower chuck assembly (414) so that the second adhesive layer faces up and is opposite to the first adhesive layer. Next, moving the lower chuck assembly upwards and bringing the second adhesive layer in contact with the cured first adhesive layer, and then curing the second adhesive layer.

Abstract translation: 一种用于临时粘合第一（20）和第二（30）晶片的方法包括：在第一晶片（20）的第一表面上施加第一粘合剂层（23a），然后固化第一粘合剂层。 接下来，将第二粘合剂层（23b）施加到第二晶片（30）的第一表面上。 接下来，将第一晶片插入到接合器模块中，并通过上卡盘组件（412）保持第一晶片，使得其第一表面与固化的第一粘合剂层面向下。 接下来，将第二晶片插入接合器模块并将第二晶片放置在下卡盘组件（414）上，使得第二粘合剂层面向上并与第一粘合剂层相对。 接下来，向下移动下卡盘组件并使第二粘合剂层与固化的第一粘合剂层接触，然后固化第二粘合剂层。

公开(公告)号：EP3128542A4

公开(公告)日：2017-03-22

申请号：EP15773355

申请日：2015-03-10

Applicant: TOYO TANSO CO

Inventor： TORIMI SATOSHI ,  YABUKI NORIHITO ,  NOGAMI SATORU

IPC: H01L21/66

CPC classification number: H01L22/12 ,  H01L21/0201 ,  H01L21/02019 ,  H01L21/02024 ,  H01L21/0475 ,  H01L21/3065 ,  H01L29/1608

公开(公告)号：EP3128542A1

公开(公告)日：2017-02-08

申请号：EP15773355.1

申请日：2015-03-10

Applicant: Toyo Tanso Co., Ltd.

Inventor： TORIMI, Satoshi ,  YABUKI, Norihito ,  NOGAMI, Satoru

IPC: H01L21/66

CPC classification number: H01L22/12 ,  H01L21/0201 ,  H01L21/02019 ,  H01L21/02024 ,  H01L21/0475 ,  H01L21/3065 ,  H01L29/1608

Abstract: This method for estimating the depth of latent scratches in SiC substrates includes an etching step, a measurement step, and an estimation step. In the etching step, a SiC substrate in which at least the surface is formed from single crystal SiC, and which has been subjected to machining, is subjected to heat treatment under Si atmosphere to etch the surface of the SiC substrate. In the measurement step, the surface roughness or the residual stress of the SiC substrate which has been subjected to the etching step is measured. In the estimation step, the depth of latent scratches or the presence or absence of latent scratches in the SiC substrate before the etching step are estimated on the basis of the results obtained in the measurement step.

Abstract translation: 用于估计SiC衬底中的潜在划痕深度的方法包括蚀刻步骤，测量步骤和估计步骤。 在蚀刻工序中，在Si气氛下对SiC基板至少从单晶SiC形成并进行了加工的SiC基板进行了热处理，以蚀刻SiC基板的表面。 在测量步骤中，测量已经进行了蚀刻步骤的SiC衬底的表面粗糙度或残余应力。 在估计步骤中，基于在测量步骤中获得的结果来估计蚀刻步骤之前的潜在划痕深度或SiC衬底中潜在划痕的存在或不存在。

公开(公告)号：EP2533270A1

公开(公告)日：2012-12-12

申请号：EP11739765.3

申请日：2011-02-02

Applicant: National University Corporation Tohoku Unversity

Inventor： OHMI, Tadahiro ,  TERAMOTO, Akinobu ,  SUWA, Tomoyuki

IPC: H01L21/02 ,  C30B29/06 ,  C30B33/02 ,  H01L21/324 ,  H01L29/78

CPC classification number: H01L21/0201 ,  C30B29/06 ,  C30B33/02 ,  H01L21/324 ,  H01L21/67126 ,  H01L21/67757 ,  H01L29/34 ,  H01L29/66568 ,  H01L29/78

Abstract: In a silicon wafer which has a surface with a plurality of terraces formed stepwise by single-atomic-layer steps, respectively, no slip line is formed.

Abstract translation: 在具有分别由单原子层台阶逐步形成的多个台阶的表面的硅晶片中，不形成滑移线。

公开(公告)号：EP1960570A2

公开(公告)日：2008-08-27

申请号：EP06844590.7

申请日：2006-11-28

Applicant: Crystal Is, Inc.

Inventor： BONDOKOV, Robert, T. ,  MORGAN, Kenneth ,  SLACK, Glen, A. ,  SCHOWALTER, Leo, J.

IPC: C30B23/00 ,  C30B29/40

CPC classification number: C30B33/02 ,  B28D5/00 ,  C23C16/34 ,  C30B23/00 ,  C30B23/02 ,  C30B25/02 ,  C30B25/08 ,  C30B25/10 ,  C30B25/18 ,  C30B29/403 ,  H01L21/0201 ,  H01L21/02389 ,  H01L21/0254 ,  H01L21/30625 ,  Y10T428/21

Abstract: Reducing the microvoid (MV) density in AlN ameliorates numerous problems related to cracking during crystal growth, etch pit generation during the polishing, reduction of the optical transparency in an AlN wafer, and, possibly, growth pit formation during epitaxial growth of AlN and/or AlGaN. This facilitates practical crystal production strategies and the formation of large, bulk AlN crystals with low defect densities—e.g., a dislocation density below 104 cm−2 and an inclusion density below 104 cm−3 and/or a MV density below 104 cm−3.

Abstract translation: 减少AlN中的微孔（MV）密度改善了晶体生长期间的裂纹，抛光期间的蚀刻坑产生，AlN晶片中的光学透明度的降低以及可能的AlN和/ 或AlGaN。 这有利于实际的晶体生产策略和形成具有低缺陷密度（例如，位错密度低于104cm -2）和高于104cm-3的夹杂物密度和/或低于104cm-3的MV密度的大体积AlN晶体 。