-
公开(公告)号：CN100568784C
公开(公告)日：2009-12-09
申请号：CN01809895.9
申请日：2001-03-16
Applicant: 凯登丝设计系统公司
IPC: H04B17/00
CPC classification number: H04L25/0232
Abstract: 本发明涉及在无线网络的接收机内估计信道传递特性的多时隙平均线性内插(MALI)的方法。该方法和系统特别适于在宽带CDMA传输系统中使用。方法步骤中包括为所发送信号(515)中的每个时隙计算瞬时信道估计(信道估计器)，把相邻时隙组(1122、1124)的瞬时信道估计合并起来，并且在多时隙平均值中进行内插，为时隙内的每个符号提供该符号的传递特性的准确估计。
-
公开(公告)号：CN1376352A
公开(公告)日：2002-10-23
申请号：CN00813011.6
申请日：2000-09-08
Applicant: 凯登丝设计系统公司
IPC: H04L27/227
CPC classification number: G06F17/15 , H04B1/707 , H04B7/195 , H04B2201/70707 , H04L27/2278 , H04L2027/0065
Abstract: 对过抽样数字信号序列有效而快速的产生一卷积值的序列的方法和系统。卷积差值是从一组数字信号值中计算出的,这组数字信号值通过一因子R,过抽样率而小于原始的一组信号值。与传统的计算卷积值相比,用于计算卷积差值的加法器的数目和相关的时延分别通过至少一个因子R和至少一个大约与log2(R)成比例的因子而减小。该方法可用于估算一时间值,在该时间值卷积获得了最大幅度或者最大值。
-
公开(公告)号：CN1376283A
公开(公告)日：2002-10-23
申请号：CN99813779.0
申请日：1999-09-30
Applicant: 凯登丝设计系统公司
IPC: G06F17/50 , G01R31/3185 , G01R31/3183
CPC classification number: G06F17/5045 , G06F17/5022 , G06F2217/66
Abstract: 一种用于设计电路系统的方法和装置,包括:选择多个用于设计所述电路系统的预先设计的电路块;收集关于预先设计的电路块的反映设计者经验的数据,所述设计者经验能适用于处理方法;根据设计者的经验数据和可接受的风险程度,以某种方式认可或者拒绝所述电路系统的设计;在认可时,形成块规格,包括每一个电路块的准则和修改的约束;在认可时,形成块规格,用于在芯片的平面布置图上布置所述电路块,作为芯片上的系统,与所述准则和修改的约束一致而不改变所述选择的电路块和所述处理方法。
-
公开(公告)号：CN1366732A
公开(公告)日：2002-08-28
申请号：CN01800836.4
申请日：2001-04-05
Applicant: 凯登丝设计系统公司
Inventor： 帕韦尔·M·格雷斯奇
IPC: H03F1/22
CPC classification number: H03F1/223
Abstract: MOS共发共基放大器电路遭受由额外基极电流引起的性能特性的长期或瞬时变化(恶化)。当MOS共发共基放大器电路的输出电压为最大值时在漏极源极电压的最大偏移通过接地的源极晶体管期间可以在连接输出晶体管的共发共基的接地的源极晶体管中产生这些电流。MOS共发共基放大器电路配置包括附加晶体管的一个电压限制偏置电路配置。当MOS共发共基放大器电路输出电压在它的最大值处时,该偏置电路配置作为MOS共发共基放大器电路输出节点与最高的共发共基连接晶体管的漏极节点之间的一个串联电压限制设备。改良的MOS共发共基放大器电路配置的一个实施例被安排来把灵敏共发共基晶体管的漏极源极电压偏移峰值限制为低于预先选定的临界电压Vcrit的一个数值。Vcrit被定义为灵敏共发共基晶体管的漏极源极电压值,对于它,由大于Vcrit的峰值漏极源极电压偏移所引起的瞬时和/或累积基极电流将把晶体管的灵敏电参数即时地或者累积地降低到一个范围,该范围将把放大器性能特性(组)降低到一个可评估程度。偏置电路配置的一个实施例的附加晶体管由内部相邻的源极漏极节点作为一个顺序的链路与以各自的固定电压偏置的栅极连接。链路的一个外部漏极节点接于当MOS共发共基放大器的输出节点上而链路的一个外部源节点接于最上面的共发共基连接晶体管的漏极上。附加的晶体管数目和固定偏置栅极电压被选择来把灵敏晶体管上的峰值漏极源极电压偏移限制在选定的操作条件之下。
-
公开(公告)号：CN1157907C
公开(公告)日：2004-07-14
申请号：CN00813011.6
申请日：2000-09-08
Applicant: 凯登丝设计系统公司
IPC: H04L27/227
CPC classification number: G06F17/15 , H04B1/707 , H04B7/195 , H04B2201/70707 , H04L27/2278 , H04L2027/0065
Abstract: 对过抽样数字信号序列有效而快速的产生一卷积值的序列的方法和系统。卷积差值是从一组数字信号值中计算出的，这组数字信号值通过一因子R，过抽样率而小于原始的一组信号值。与传统的计算卷积值相比，用于计算卷积差值的加法器的数目和相关的时延分别通过至少一个因子R和至少一个大约与log2(R)成比例的因子而减小。该方法可用于估算一时间值，在该时间值卷积获得了最大幅度或者最大值。
-
Patent Agency Ranking
公开(公告)号：CN1227808C
公开(公告)日：2005-11-16
申请号：CN01800836.4
申请日：2001-04-05
Applicant: 凯登丝设计系统公司
Inventor： 帕韦尔·M·格雷斯奇
IPC: H03F1/22
CPC classification number: H03F1/223
Abstract: MOS共发共基放大器电路遭受由额外基极电流引起的性能特性的长期或瞬时变化(恶化)。当MOS共发共基放大器电路的输出电压为最大值时在漏极源极电压的最大偏移通过源极接地的晶体管期间可以在连接输出晶体管的共发共基的源极接地的晶体管中产生这些电流。MOS共发共基放大器电路配置包括附加晶体管的一个电压限制偏置电路配置。当MOS共发共基放大器电路输出电压在它的最大值处时，该偏置电路配置作为MOS共发共基放大器电路输出节点与最高的共发共基连接晶体管的漏极节点之间的一个串联电压限制设备。改良的MOS共发共基放大器电路配置的一个实施例被安排来把灵敏共发共基晶体管的漏极源极电压偏移峰值限制为低于预先选定的临界电压Vcrit的一个数值。Vcrit被定义为灵敏共发共基晶体管的漏极源极电压值，对于它，由大于Vcrit的峰值漏极源极电压偏移所引起的瞬时和/或累积基极电流将把晶体管的灵敏电参数即时地或者累积地降低到一个范围，该范围将把放大器性能特性(组)降低到一个可评估程度。偏置电路配置的一个实施例的附加晶体管由内部相邻的源极漏极节点作为一个顺序的链路与以各自的固定电压偏置的栅极连接。链路的一个外部漏极节点接于当MOS共发共基放大器的输出节点上而链路的一个外部源节点接于最上面的共发共基连接晶体管的漏极上。附加的晶体管数目和固定偏置栅极电压被选择来把灵敏晶体管上的峰值漏极源极电压偏移限制在选定的操作条件之下。
-
公开(公告)号：CN1360712A
公开(公告)日：2002-07-24
申请号：CN00808600.1
申请日：2000-04-07
Applicant: 凯登丝设计系统公司
Inventor： J·菲利普斯
IPC: G06N7/08
CPC classification number: G06F17/5036 , G06F17/13
Abstract: 提供了用于生成具有随时间变化的部件、非线性部件或这两者的系统的简化模型的方法和系统。用差分方程来描述要加以建模的系统(100)。然后使系统的差分方程线性化(110),并且,获得线性化了的差分方程的频率域表达式(120)。生成频率域表达式的有限维表达式(130)并且通过krylov子空间投射来简化该表达式(140)。对简化的有限维差分方程求解(150),以便获得系统的简化模型。
-
公开(公告)号：CN1430829A
公开(公告)日：2003-07-16
申请号：CN01809895.9
申请日：2001-03-16
Applicant: 凯登丝设计系统公司
IPC: H04B17/00
CPC classification number: H04L25/0232
Abstract: 本发明涉及在无线网络的接收机内估计信道传递特性的多时隙平均线性内插(MALI)的方法。该方法和系统特别适于在宽带CDMA传输系统中使用。方法步骤中包括为所发送信号(515)中的每个时隙计算瞬时信道估计(信道估计器)，把相邻时隙组(1122、1124)的瞬时信道估计合并起来，并且在多时隙平均值中进行内插，为时隙内的每个符号提供该符号的传递特性的准确估计。
-
公开(公告)号：CN1331079C
公开(公告)日：2007-08-08
申请号：CN99813779.0
申请日：1999-09-30
Applicant: 凯登丝设计系统公司
IPC: G06F17/50 , G01R31/3185 , G01R31/3183
CPC classification number: G06F17/5045 , G06F17/5022 , G06F2217/66
Abstract: 一种用于设计电路系统的方法和装置，包括：选择多个用于设计所述电路系统的预先设计的电路块；收集关于预先设计的电路块的反映设计者经验的数据，所述设计者经验能适用于处理方法；根据设计者的经验数据和可接受的风险程度，以某种方式认可或者拒绝所述电路系统的设计；在认可时，形成块规格，包括每一个电路块的准则和修改的约束；在认可时，形成块规格，用于在芯片的平面布置图上布置所述电路块，作为芯片上的系统，与所述准则和修改的约束一致而不改变所述选择的电路块和所述处理方法。
-
公开(公告)号：CN1577339A
公开(公告)日：2005-02-09
申请号：CN200410068549.0
申请日：2000-04-07
Applicant: 凯登丝设计系统公司
Inventor： J·菲利普斯
IPC: G06F17/50
CPC classification number: G06F17/5036 , G06F17/13
Abstract: 提供了用于生成具有随时间变化的部件、非线性部件或这两者的系统的简化模型的方法和系统。用差分方程来描述要加以建模的系统(100)。然后使系统的差分方程线性化(110)，并且，获得线性化了的差分方程的频率域表达式(120)。生成频率域表达式的有限维表达式(130)并且通过krylov子空间投射来简化该表达式(140)。对简化的有限维差分方程求解(150)，以便获得系统的简化模型。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.038 seconds)
