-
公开(公告)号：WO2012036403A1
公开(公告)日：2012-03-22
申请号：PCT/KR2011/006593
申请日：2011-09-07
Applicant: 숭실대학교산학협력단 , 박종훈 , 박창근
CPC classification number: H01P5/12 , H01F17/0006 , H01F19/00 , H01P5/04 , H01P5/10
Abstract: 신호 효율이 최대화된 전송선 변압기가 개시된다. 본 발명에 따른 전송선 변압기는 집적회로 상에 형성되며, 제1전송선이 일방향으로 형성된다. 제2전송선과 제3전송선은 길이방향이 상기 제1전송선과 동일하고, 제1전송선의 상방 또는 하방에 측방향으로 이격되어 형성된다. 본 발명에 따르면, 제1전송선 및 제2전송선과 제3전송선 사이의 마주보는 면적이 넓어져 결합 계수를 향상시킬 수 있으며, 두 부분으로 나누어지며 제1전송선에 비해 폭이 좁은 제2전송선과 제3전송선을 사용함으로써 반도체 기판과의 사이에서 발생하는 기생 캐패시턴스 성분을 최소화할 수 있다.
Abstract translation: 公开了一种传输线变压器，其中信号效率最大化。 根据本发明的传输线变压器形成在集成电路上，并且具有沿一个方向形成的第一传输线。 第二传输线和第三传输线与第一传输线处于相同的纵向方向，并且在第一传输线的上方或下方横向形成。 本发明能够提高耦合系数，因为第一传输线与第二传输线和第三传输线之间的面对面积被扩大，并且使得能够使发生在空间中的寄生电容分量最小化为 通过使用比第一传输线窄的第二传输线和第三传输线，由于分为两部分，半导体衬底。
-
公开(公告)号：WO2013035933A1
公开(公告)日：2013-03-14
申请号：PCT/KR2011/008408
申请日：2011-11-07
Applicant: 숭실대학교산학협력단 , 강병주 , 안성훈 , 황호용 , 박창근
CPC classification number: H01F27/2804 , H01F27/40 , H01F2027/2814 , H05K1/165 , H05K3/222 , H05K2203/049
Abstract: 본 발명은 변압기에 관한 것으로, 본 발명의 일 실시예에 따른 대칭형 인쇄 패턴을 이용한 변압기는 기판과, 상기 기판에 서로 이격되어 인쇄되는 복수의 제1 인쇄선과, 상기 기판에 서로 이격되어 인쇄되는 복수의 제2 인쇄선과, 상기 복수의 제1 인쇄선들을 서로 연결하는 제1 본딩 와이어와, 상기 복수의 제2 인쇄선들을 서로 연결하는 제2 본딩 와이어를 포함하며, 상기 제1 인쇄선과 상기 제2 인쇄선은 각각 대칭적인 인쇄 패턴으로 상기 기판에 인쇄되고, 상기 제1 본딩 와이어와 상기 제2 본딩 와이어는 각각 대칭적으로 형성된다. 이에 따라, 변압기와 연결되는 대칭형 소자의 성능 저하를 방지할 수 있으며, 입출력 단자의 위치를 집중시킴에 따라 추가적인 인쇄선 또는 본딩 와이어의 연결에 따른 비용을 절감할 수 있다.
Abstract translation: 本发明涉及一种变压器。 根据本发明的一个实施例的使用对称印刷图案的变压器包括：板，印刷在板上彼此间隔一定距离的多个第一印刷线; 印刷在板上彼此间隔一定距离的多个第二印刷线; 将多个第一印刷线彼此连接的第一接合线; 以及将所述多个第二印刷线彼此连接的第二接合线，其中所述第一印刷线和所述第二印刷线分别在所述板上印刷为对称印刷图案，并且所述第一接合线和所述第二接合线分别对称 形成。 因此，可以防止连接到变压器的对称元件的性能劣化，并且可以通过集中输入和输出端子的位置来降低连接附加印刷线或接合线的成本。
-
公开(公告)号：WO2012057450A1
公开(公告)日：2012-05-03
申请号：PCT/KR2011/006594
申请日：2011-09-07
Applicant: 숭실대학교산학협력단 , 박종훈 , 박창근
CPC classification number: H01F27/2852 , H01F19/04 , H01P5/04
Abstract: 본 발명은 전송선 변압기에 관한 것으로서, 보다 상세하게는 고주파 회로에 사용되는 전송선 변압기를 반도체 공정을 이용하여 형성함에 있어, 집적 회로상의 최고층 금속선으로 1차 측과 2차 측을 서로 나란히 형성하고, 변압기의 1차 측과 2차 측이 서로 마주 보는 부분에서는 1차 측과 2차 측을 형성하는 최고층 금속선에 추가적으로 최고층 금속선의 바로 아래층 금속선을 덧 붙여 줌으로서, 변압기의 기생 저항 성분에 의한 전력 손실을 줄이고, 결합 계수를 향상 시킬 수 있는 전송선 변압기에 관한 것이다.
Abstract translation: 传输线变压器技术领域本发明涉及一种传输线变压器，更具体地说，涉及在使用半导体制造方法形成的射频电路中使用的传输线变压器，包括以下步骤：平行地形成初级侧和 在集成电路上具有最高层的金属线的次级侧，并且将最下层的正下方的层的金属线添加到形成第一和第二侧的最高层的金属线，所述区域中的第一和第二侧 第二面相对。
-
公开(公告)号：WO2013081259A1
公开(公告)日：2013-06-06
申请号：PCT/KR2012/003814
申请日：2012-05-15
Applicant: 숭실대학교산학협력단 , 박종훈 , 박창근
IPC: H01L27/07 , H01L21/8248
CPC classification number: H01L21/8238 , H01L21/8228 , H01L27/0623 , H01L27/0705
Abstract: 본 발명에 따른 결합형 트랜지스터는, 기판 상에, 게이트와, 상기 게이트의 일측에 형성된 제1 소스와, 상기 게이트의 타측에 형성된 제1 드레인을 포함하는 제1 MOSFET와, 상기 게이트와, 상기 제1 소스에 대향하여 상기 게이트의 일측에 형성된 제2 드레인과, 상기 제1 드레인에 대향하여 상기 게이트의 타측에 형성된 제2 소스를 포함하는 제2 MOSFET와, 상기 제1 MOSFET의 상기 제1 소스를 에미터로 사용하고, 상기 제2 MOSFET의 상기 제2 드레인을 컬렉터로 사용하고, 상기 기판을 베이스로 사용하여 형성된 제1 BJT와, 상기 제2 MOSFET의 상기 제2 소스를 에미터로 사용하고, 상기 제1 MOSFET의 상기 제1 드레인을 컬렉터로 사용하고, 상기 기판을 베이스로 사용하여 형성된 제2 BJT를 포함하여 이루어진다. 이와 같이 MOSFET과 BJT를 결합하여 동시에 사용할 수 있으므로, 두 트랜지스터의 장점을 모두 활용할 수 있다.
Abstract translation: 根据本发明的组合型晶体管包括：第一MOSFET，其在衬底上具有栅极，形成在栅极的一侧上的第一源极和形成在栅极的另一侧上的第一漏极; 具有栅极的第二MOSFET，形成在面对第一源极的栅极侧的第二漏极和形成在栅极另一侧以面对第一漏极的第二源极; 第一BJT具有第一MOSFET的第一源作为发射极，第二MOSFET的第二漏极作为集电极，基板作为基极; 以及第二BJT，其具有作为发射极的第二MOSFET的第二源极，第一MOSFET的第一漏极作为集电极，基板作为基极。 根据本发明，由于将MOSFET和BJT组合以便同时使用，所以可以利用两个晶体管的优点。
-
公开(公告)号：WO2013051763A1
公开(公告)日：2013-04-11
申请号：PCT/KR2011/010046
申请日：2011-12-23
Applicant: 숭실대학교산학협력단 , 이창현 , 박창근
CPC classification number: H03F3/21 , H03F1/223 , H03F3/193 , H03F3/195 , H03F3/211 , H03F3/245 , H03F3/4508 , H03F3/45179 , H03F2200/451 , H03F2203/45318 , H03F2203/45364 , H03F2203/45394 , H03F2203/45562 , H03F2203/45638 , H03F2203/45644
Abstract: 본 발명은, 게이트에 제1 신호가 입력되고, 소스가 그라운드와 연결된 제1 트랜지스터와, 게이트에 상기 제1 신호와 반대 위상을 갖는 제2 신호가 입력되고, 소스가 상기 그라운드와 연결된 제2 트랜지스터와, 소스가 상기 제1 트랜지스터의 소스와 연결된 제3 트랜지스터와, 소스가 상기 제2 트랜지스터의 소스와 연결된 제4 트랜지스터와, 소스가 상기 제1 트랜지스터의 드레인과 연결되고, 드레인이 제1 출력 포트 및 상기 제3 트랜지스터의 드레인과 각각 연결된 제5 트랜지스터, 및 소스가 상기 제2 트랜지스터의 드레인과 연결되고, 드레인이 제2 출력 포트 및 상기 제4 트랜지스터의 드레인과 각각 연결된 제6 트랜지스터를 포함하고, 상기 제3 트랜지스터의 게이트는 상기 제2 트랜지스터의 드레인과 연결 되고, 상기 제4 트랜지스터의 게이트는 상기 제1 트랜지스터의 드레인과 연결된 모드 주입을 이용한 차동 전력 증폭기를 제공한다.
Abstract translation: 本发明提供了一种使用模式注入的差分功率放大器，其特征在于：第一晶体管，其栅极接收第一信号，其源极连接到地; 第二晶体管，其栅极接收与第一信号具有相反相位并且其源极连接到地的第二信号; 第三晶体管，其源极连接到第一晶体管的源极; 第四晶体管，其源极连接到第二晶体管的源极; 第五晶体管，其源极连接到第一晶体管的漏极，其漏极连接到第一输出端口和第三晶体管的漏极; 以及第六晶体管，其源极连接到第二晶体管的漏极，其漏极连接到第二晶体管的第二输出端口和漏极，其中第三晶体管的栅极连接到漏极 并且第四晶体管的栅极连接到第一晶体管的漏极。
-
Patent Agency Ranking
公开(公告)号：WO2013047947A1
公开(公告)日：2013-04-04
申请号：PCT/KR2011/008409
申请日：2011-11-07
Applicant: 숭실대학교산학협력단 , 박종훈 , 이창현 , 박창근
CPC classification number: H03G3/00 , H03F1/0266 , H03F1/223 , H03F1/3205 , H03F3/193 , H03F3/195 , H03F3/211 , H03F2200/18 , H03F2200/451 , H03F2203/21106 , H03F2203/21112 , H03F2203/21142
Abstract: 본 발명은 선형 증폭기 및 다단 선형 증폭기에 관한 것으로, 본 발명의 일 실시예에 따른 선형 증폭기는 게이트가 입력 노드와 연결되는 공통 소스 트랜지스터와, 상기 공통 소스 트랜지스터와 캐스코드 형태로 연결되고, 드레인이 출력 노드와 연결되는 제1 공통 게이트 트랜지스터와, 상기 제1 공통 게이트 트랜지스터와 병렬로 연결되되, 게이트가 상기 입력 노드와 연결되고, 드레인이 상기 출력 노드와 연결되는 제2 공통 게이트 트랜지스터를 포함함으로써, 선형 증폭기의 전체적인 선형성을 향상시킬 수 있다.
Abstract translation: 线性放大器和多级线性放大器技术领域本发明涉及线性放大器和多级线性放大器。 根据本发明的实施例的线性放大器包括：公共源晶体管，其栅极连接到输入节点; 第一公共栅极晶体管，其以共源共栅形式连接到共源极晶体管，并且其漏极连接到输出节点; 以及第二公共栅极晶体管，并联连接到第一公共栅极晶体管，并且其栅极连接到输入节点，其漏极连接到输出节点，从而提高线性放大器的整体线性度。
-
公开(公告)号：WO2013062187A1
公开(公告)日：2013-05-02
申请号：PCT/KR2012/002079
申请日：2012-03-22
Applicant: 숭실대학교산학협력단 , 박종훈 , 박창근
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7831 , H01L27/088 , H01L29/0692 , H01L29/1033 , H01L29/4238 , H01L29/7838
Abstract: 본 발명은 멀티 게이트 트랜지스터에 관한 것으로, 본 발명의 일 실시예에 따른 멀티 게이트 트랜지스터는 하나의 포트로부터 분기되어 서로 대향하여 교대로 형성되되, 서로 인접하는 게이트 간에는 반대 방향의 전류가 흐르는 복수의 게이트와, 상기 복수의 게이트의 일 측 또는 타 측에 형성되는 소스와, 상기 복수의 게이트의 타 측 또는 일 측에 형성되는 드레인을 포함함으로써, 서로 인접한 게이트 간에 흐르는 전류의 방향이 서로 반대 방향이 되어 상호 인덕턴스를 유도함으로써 기생 인덕턴스 성분을 최소화할 수 있다.
Abstract translation: 本发明涉及多栅极晶体管，根据本发明的多栅极晶体管包括：多个栅极，其从单个端口分支并交替地形成为彼此面对，其中电流流动 在相邻的门相反方向; 源极，其形成在所述多个栅极的一侧或另一侧上; 以及形成在多个栅极的另一侧或一侧上的漏极，由此通过在邻近的栅极中沿相反方向流动的电流引起互感来最小化寄生电感分量。
-
公开(公告)号：WO2013051755A1
公开(公告)日：2013-04-11
申请号：PCT/KR2011/009009
申请日：2011-11-24
Applicant: 숭실대학교산학협력단 , 강병주 , 조지성 , 박창근
IPC: A61B3/16
CPC classification number: A61B3/16
Abstract: 본 발명은, 안압 센서의 하부에 위치하는 베이스 필름과 제1 전극의 접착면을 최소화하여 환자의 안구의 측정 범위와 측정 효율을 보다 향상시키는 효과가 있다.
Abstract translation: 本发明提供通过使位于眼内压力传感器下方的基膜和第一电极之间的粘合剂面积最小化来增强患者眼球的测量范围和效率的效果。
-
公开(公告)号：WO2012134008A1
公开(公告)日：2012-10-04
申请号：PCT/KR2011/007600
申请日：2011-10-13
Applicant: 숭실대학교산학협력단 , 박종훈 , 박창근
CPC classification number: H03F3/45179 , H03F3/21 , H03F3/45183 , H03F2203/45034 , H03F2203/45318 , H03F2203/45352 , H03F2203/45481 , H03F2203/45638
Abstract: 본 발명은 차동 구조를 이용한 전력 증폭기에 관한 것이다. 본 발명에 따른 차동 구조를 이용한 전력 증폭기는, 제1 전압을 공급하는 제1 전원에 각각 제1단이 연결되며, 크기가 같고 반대 극성의 신호가 입력되는 제1 트랜지스터 및 제2 트랜지스터와, 제1 트랜지스터 및 제2 트랜지스터의 제1단에 각각 제1단이 연결되는 제3 트랜지스터 및 제4 트랜지스터, 그리고 제3 트랜지스터 및 제4 트랜지스터의 제2단에 제1단이 연결되며, 제3 트랜지스터 또는 제4 트랜지스터의 발진을 제어하는 제5 트랜지스터를 포함한다. 상기 차동 구조를 이용한 전력 증폭기에 의하면, 도움 트랜지스터를 사용함으로써 전력 증폭단의 필요한 구동 전력을 저감시키거나 큰 출력을 낼 수 있다. 또한 발진을 제어하기 위한 스위치 트랜지스터를 발진의 원인이 되는 도움 트랜지스터와만 연결되도록 구성하여, 작은 크기로도 스위치 트랜지스터를 구현할 수 있고 이로 인해 제작비용을 절감할 수 있다.
Abstract translation: 本发明涉及一种使用差分结构的功率放大器。 使用本发明的差分结构的功率放大器包括：第一晶体管和第二晶体管，每个具有第一端，每个第一端连接到提供具有相同尺寸的第一电压的第一电源，并输入具有相反极性的信号 ; 第三晶体管和第四晶体管，每个具有第一端，它们分别连接到第一晶体管和第二晶体管的第一端; 以及第五晶体管，其第一端连接到第三晶体管和第四晶体管的第二端，并用于控制第三晶体管或第四晶体管的振荡。 使用差分结构的功率放大器降低功率放大级所需的驱动功率，或通过使用辅助晶体管来实现更大的输出。 此外，用于控制振荡的开关晶体管被配置为仅与引起振荡的辅助晶体管连接，从而实现小尺寸的开关晶体管，从而降低制造成本。
-
公开(公告)号：WO2012057464A2
公开(公告)日：2012-05-03
申请号：PCT/KR2011/007598
申请日：2011-10-13
Applicant: 숭실대학교산학협력단 , 박준영 , 박종훈 , 박창근
IPC: H01L27/04
CPC classification number: H01L27/0248 , H01L27/0255 , H01L29/861
Abstract: 본 발명은 집적회로 상에서 입출력 패드에 형성되는 정전기 방지용 다이오드에 관한 것이다. 본 발명에 따르면, 제 1 다이오드를 구성하는 N형 반도체는 전원 전압을 위한 패드와 연결되고, 상기 제 1 다이오드를 구성하는 P형 반도체는 신호선과 연결되며, 제 2 다이오드를 구성하는 N형 반도체는 상기 신호선과 연결되며 상기 제 2 다이오드를 구성하는 P형 반도체는 접지를 위한 패드와 연결되며, 상기 제 1 다이오드의 N형 반도체와 상기 제 2 다이오드의 P형 반도체가 서로 접합되어 제 3 다이오드가 형성되는 정전기 방지용 다이오드를 제공한다. 상기 정전기 방지용 다이오드에 따르면, 제 1 다이오드와 제 2 다이오드는 입출력 패드에서 발생하는 정전기가 내부 회로로 흘러 들어가는 것을 방지할 뿐만 아니라, 접지 패드에서 발생한 정전기가 전원 전압을 위한 패드로 빠져나갈 때, 제 3 다이오드가 도통되어 정전기가 내부 회로로 흘러 들어가는 것을 방지할 수 있다.
Abstract translation: 本发明涉及形成在集成电路上的输入/输出焊盘中的用于静电保护的二极管。 根据本发明，构成第一二极管的N型半导体连接到用于供电的焊盘，构成第一二极管的P型半导体连接到信号线，构成第二二极管的N型半导体是 连接到信号线的构造第二二极管的P型半导体连接到接地焊盘，第一二极管的N型半导体和第二二极管的P型半导体连接在一起形成第三二极管。 根据用于静电保护的二极管，第一和第二二极管防止输入/输出焊盘中产生的静电流入内部电路，并且当输入/输出焊盘中产生的静电流到电源焊盘时， 第三个二极管接地，以防止静电流入内部电路。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.019 seconds)
