公开(公告)号：WO2009087335A1

公开(公告)日：2009-07-16

申请号：PCT/FR2008/052437

申请日：2008-12-31

Applicant: STMICROELECTRONICS (ROUSSET) SAS ,  FORNARA, Pascal

Inventor： FORNARA, Pascal

IPC: H01L21/28 ,  H01L21/8247 ,  H01L27/115 ,  G04F10/10 ,  G11C16/04 ,  H01L29/423 ,  H01L29/51

CPC classification number: G04F10/10 ,  G11C16/0433 ,  G11C16/0441 ,  G11C16/28 ,  G11C16/349 ,  G11C27/005 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524 ,  H01L29/511 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/788

Abstract: L'invention concerne une cellule mémoire EEPROM comprenant un transistor MOS à double grille dont les deux grilles (87, 98) sont séparées par une couche isolante, caractérisée en ce que la couche isolante est constituée d'une première portion (89) et d'une seconde portion (96) moins isolante que la première portion, la seconde portion étant située, au moins en partie, au-dessus d'une région de canal du transistor.

Abstract translation: 本发明涉及一种EEPROM存储单元，其包括双栅极MOS晶体管，其中两个栅极（87,98）由绝缘层分开，其特征在于，所述绝缘层包括第一部分（89）和第二部分 （96）具有比第一部分更低的绝缘性能，第二部分至少部分地位于晶体管的沟道区域的上方。

公开(公告)号：WO2013007593A1

公开(公告)日：2013-01-17

申请号：PCT/EP2012/063129

申请日：2012-07-05

Applicant: STMICROELECTRONICS (ROUSSET) SAS ,  FORNARA, Pascal ,  RIVERO, Christian

Inventor： FORNARA, Pascal ,  RIVERO, Christian

IPC: H01L27/16 ,  H01L35/32 ,  H01L23/38

CPC classification number: H01L27/16 ,  H01L35/32 ,  H01L35/325 ,  H01L2224/16225 ,  H01L2924/15311

Abstract: Procédé de génération d' énergie électrique au sein d'une structure intégrée tridimensionnelle comprenant plusieurs éléments électriquement interconnectés par un dispositif de liaison, le procédé comprenant une production d 'un gradient de température (GDT) dans au moins une région du dispositif de liaison résultant du fonctionnement d' au moins un desdits éléments (CI1, CI2), et une production d' énergie électrique à partir d' au moins un générateur thermoélectrique (GEN) comportant au moins un ensemble de thermocouples électriquement connectés en série et thermiquement connectés en parallèle et contenus dans ladite région soumise audit gradient de température.

Abstract translation: 本发明涉及一种用于在通过连接装置电互连的多个元件的集成三维结构内产生功率的方法，所述方法包括在所述连接装置的至少一个区域中产生温度梯度（GDT​​），所述生产 由操作至少一个所述元件（CI1，CI2）和从至少一个热电发电机（GEN）产生功率，其包括串联电连接并联并且包含在 所述区域经受所述温度梯度。

公开(公告)号：WO2009147347A1

公开(公告)日：2009-12-10

申请号：PCT/FR2009/050868

申请日：2009-05-12

Applicant: STMICROELECTRONICS (ROUSSET) SAS ,  FORNARA, Pascal

Inventor： FORNARA, Pascal

IPC: H01L21/8246 ,  H01L27/02 ,  H01L27/112 ,  H01L27/115 ,  G11C16/00 ,  G11C17/00

CPC classification number: H01L27/1052 ,  H01L27/112 ,  H01L27/11213 ,  H01L27/11519 ,  H01L27/11521

Abstract: L'invention concerne une mémoire non volatile (M) comprenant au moins des première et seconde cellules mémoire (CeIIg), comprenant chacune un transistor MOS à double grille (21, 23) de mémorisation (Tg') ayant une couche isolante (22) interposée entre les deux grilles. La couche isolante (22) du transistor de mémorisation (Tg') de la seconde cellule mémoire (CeIIg) comprend au moins une portion (29) moins isolante que la couche isolante du transistor de mémorisation de la première cellule mémoire.

Abstract translation: 本发明涉及一种非易失性存储器（M），其包括至少第一和第二存储单元（CeIIg），每个存储单元包括具有双栅极（21,23）和绝缘层（22）的存储MOS晶体管（Tg'） 两门之间。 第二存储单元（CeIIg）的存储晶体管（Tg'）的绝缘层（22）包括与第一存储单元的存储晶体管的绝缘层绝缘性更差的至少一部分（29）。