公开(公告)号：WO2004017404A1

公开(公告)日：2004-02-26

申请号：PCT/DE2003/002378

申请日：2003-07-15

Applicant: INFINEON TECHNOLOGIES AG ,  JAKSCHIK, Stefan ,  HECHT, Thomas ,  SCHRÖDER, Uwe ,  GOLDBACH, Matthias

Inventor： JAKSCHIK, Stefan ,  HECHT, Thomas ,  SCHRÖDER, Uwe ,  GOLDBACH, Matthias

IPC: H01L21/8242

CPC classification number: H01L27/1087 ,  H01L21/31111 ,  H01L21/3141 ,  H01L21/31616 ,  H01L29/66181

Abstract: Die Erfindung betrifft ein Verfahren zum abschnittsweisen Modifizieren eines Halbleiters. Zum Dotieren werden diejenigen Abschnitte, die beispielsweise frei von einer Dotierung bleiben sollen, mit einem Metalloxid, z.B. Aluminiumoxid (6), abgedeckt. Anschließend wird der Halbleiter z.B. aus der Gasphase in den Abschnitten (7) dotiert, welche nicht von dem Aluminiumoxid bedeckt sind. Abschließend wird das Aluminiumoxid selektiv wieder entfernt, beispielsweise mit heißer Phosphorsäure. Abschnitte der Halbleiteroberfläche, die aus Silizium, Siliziumoxid oder Siliziumnitrid gebildet sind, verbleiben dabei auf dem Wafer.

Abstract translation: 本发明涉及一种方法，用于在半导体的部分修改。 对于掺杂是那些保持免费，例如部分，与金属氧化物的掺杂，例如 铝氧化物（6），所覆盖。 随后，半导体是例如 从在（7）中掺杂的部分，这些部分未包括的氧化铝气相。 最后，将铝氧化物被选择性地除去，例如，热磷酸。 半导体表面，这是从硅，氧化硅或氮化硅形成的部分，由此留在晶片上。

公开(公告)号：WO2003079362A2

公开(公告)日：2003-09-25

申请号：PCT/DE2003/000887

申请日：2003-03-18

Applicant: INFINEON TECHNOLOGIES AG ,  GOLDBACH, Matthias ,  SELL, Bernhard

Inventor： GOLDBACH, Matthias ,  SELL, Bernhard

IPC: G11C

CPC classification number: G11C7/062 ,  G11C7/065 ,  G11C11/4091 ,  G11C11/41 ,  G11C29/12 ,  G11C29/38 ,  G11C29/50

Abstract: Die Schaltungsanordnung umfaßt eine Bitleitung (10), eine Referenzbitleitung (12), einen Ausleseverstärker mit zwei kreuzgekoppelten CMOS-Invertern, welche jeweils einen n-Kanal-Transistor (20, 22) und einen p-Kanal-Feldeffekttransistor (30, 32) umfassen, sowie an den jeweiligen Source-Anschlüssen 2 Spannungsquellen (40, 42), von denen die an den n-Kanal-Feldeffekttransistoren angebundene Spannungsquelle (40) von einem unteren auf ein oberes Potential und die an die p-Kanal-Feldeffekttransistoren (30, 32) angebundene Spannungsquelle (42) von dem oberen auf das untere Potential durchfahrbar ist. Mit dieser Schaltungsanordnung können 3 unterschiedliche Ladungszustände in der Speicherzelle (4) an der Bitleitung (10) gespeichert werden, wenn die Einsatzspannungen (UTH1, UTH2) an den Transistoren größer als die Hälfte der Spannungsdifferenz zwischen unterem und oberen Spannungspotential gewählt werden. Dieses läßt sich herstellungstechnisch oder beispielsweise durch Ändern der Substratvorspannung erzielen. Der dritte Ladungszustand kann für binäre Logik oder zur Detektion eines Defektes in der Speicherzelle (4) genutzt werden.

Abstract translation:

电路安排补足大街吨的位线（10），参考位线（12），一个Ausleseverst BEAR更强具有两个交叉耦合的CMOS反相器，每个具有n沟道晶体管（20，22）和 p沟道场效应晶体管（30，32）包括，以及到相应源康恩导航用SEN 2个电压源（40,42），其中所述栓系从较低到一个n沟道场效应晶体管的电压源（40） 上电位和连接到电压源（42）的从上到下的p沟道场效应晶体管（30,32）是可穿越的。 利用这种电路安排K＆ouml;所用的存储器单元（4）至位线（10）3个不同Ladungszust HANDS被存储时的阈值电压（值U TH1，Uth2）到晶体管GR＆ouml;道路他比手之间的电压差的一半 选择较低和较高的电压电位。 这可以通过制造技术或者例如通过改变衬底偏置电压来实现。 第三种充电状态可用于二进制逻辑或检测存储单元（4）中的缺陷。

公开(公告)号：WO2003036709A3

公开(公告)日：2003-05-01

申请号：PCT/EP2002/011689

申请日：2002-10-18

Applicant: INFINEON TECHNOLOGIES AG ,  BIRNER, Albert ,  GOLDBACH, Matthias ,  SPERL, Irene

Inventor： BIRNER, Albert ,  GOLDBACH, Matthias ,  SPERL, Irene

IPC: H01L21/316

Abstract: The present invention refers to a method of forming a silicon dioxide layer by thermally oxidizing at least one monocrystalline silicon surface region on a semiconductor substrate, said silicon surface region having a curved surface. The present invention is advantageously applicable for the formation of the collar region in the upper part of the trench of a DRAM (Dynamic Random Acess Memory) cell. The method comprises the steps of providing a semiconductor substrate (1) having at least one monocrystalline silicon surface region having a curved surface, roughening the surface of said at least one monocrystalline silicon surface region so as to produce a layer of porous silicon, and thermally oxidizing (9) said at least one roughened monocrystalline silicon surface.

公开(公告)号：WO2002059951A1

公开(公告)日：2002-08-01

申请号：PCT/DE2002/000130

申请日：2002-01-17

Applicant: INFINEON TECHNOLOGIES AG ,  GOLDBACH, Matthias

Inventor： GOLDBACH, Matthias

IPC: H01L21/033

CPC classification number: H01L21/0332 ,  H01L21/0335 ,  H01L21/31116 ,  H01L21/31144

Abstract: Zur Erhöhung der Ätzresistenz und zur Reduzierung der Ätzrate einer siliziumhaltigen Maskenschicht (3) wird eine zusätzliche Substanz (8) in die Maskenschicht (3) oder in ein Ätzgas gemischt. Die zusätzliche Substanz (8) ist in der Maskenschicht (3) vorhanden bzw. reichert in der Maskenschicht (3) an. Während eines nachfolgenden Ätzprozesses zur Strukturierung mittels der Maskenschicht (3) wird die Maskenschicht (3) mit einer verminderten Ätzrate abgetragen.

Abstract translation: 为了提高耐蚀刻性，并降低另外的物质（8）在掩模层的蚀刻气体（3）中或在混合的含硅掩模层（3）的蚀刻速率。 另外的物质（8）存在于所述掩模层（3）和在所述掩模层（3）累积。 在由掩模层（3）的装置，用于图案化的后续蚀刻工艺中，掩模层（3）与一降低的蚀刻速率移除。

公开(公告)号：WO2006136511A1

公开(公告)日：2006-12-28

申请号：PCT/EP2006/063142

申请日：2006-06-13

Applicant: SIEMENS AKTIENGESELLSCHAFT ,  KUECH, Annegret ,  DISCHER, Thomas ,  GOLDBACH, Matthias ,  MARTIN, Uwe ,  SCHLEIN, Rolf-Dieter

Inventor： DISCHER, Thomas ,  GOLDBACH, Matthias ,  MARTIN, Uwe ,  SCHLEIN, Rolf-Dieter

IPC: B60S1/52

CPC classification number: B60S1/528

Abstract: Bei einer Reinigungsvorrichtung (1) für eine Streuscheibe (2) eines Scheinwerfers eines Kraftfahrzeuges sind zwei teleskopartig ineinander schiebbare Rohre (6, 7) vorgesehen, von denen das äußere Rohr (6) eine Waschdüse (9) haltert. Das äußere Rohr (6) ist zudem von einem in dem Kraftfahrzeug zu befestigenden Schutzrohr (8) umgeben. Bei einem Ausfahren des äußeren Rohres (6) wird die Waschdüse (9) über die Streuscheibe (2) bewegt. Verbindungen der Rohre (6, 7) werden zu verlässig vor Verschmutzung geschützt.

Abstract translation: 在清洁装置（1），用于（2）的机动车辆2支可伸缩地滑动管的前照灯的（6,7）设置的透镜，其中（6）外管保持清洗喷嘴（9）。 所述外管（6）也由一个包围在机动车保护管（8）被紧固。 在所述外管的延伸部（6）通过所述透镜（2）的喷嘴（9）移动。 管（6,7）的化合物能够被可靠地保护免受污染。

公开(公告)号：WO03079362A3

公开(公告)日：2003-11-13

申请号：PCT/DE0300887

申请日：2003-03-18

Applicant: INFINEON TECHNOLOGIES AG ,  GOLDBACH MATTHIAS ,  SELL BERNHARD

Inventor： GOLDBACH MATTHIAS ,  SELL BERNHARD

IPC: G11C7/06 ,  G11C11/4091 ,  G11C29/12 ,  G11C29/38 ,  G11C29/50 ,  G11C29/00

CPC classification number: G11C7/062 ,  G11C7/065 ,  G11C11/4091 ,  G11C11/41 ,  G11C29/12 ,  G11C29/38 ,  G11C29/50

Abstract: The invention relates to a circuit arrangement comprising a bit line (10), a reference bit line (12), a sense amplifier equipped with two cross-coupled CMOS inverters, each of the latter having an n-channel transistor (20, 22) and a p-channel field effect transistor (30, 32), in addition to two respective voltage sources (40, 42) at the source connections, the voltage source (40) that is connected to the n-channel field effect transistors being traversed by a voltage rising from low to high and the voltage source (42) that is connected to the p-channel field effect transistors (30, 32) being traversed by a voltage reducing from high to low. Said circuit arrangement allows three different charge states to be stored in the memory cell (4) on the bit line (10), if the cut-off voltages (UTH1, UTH2) in the transistors are selected to be greater than half the voltage differential between the lower and upper voltage potential. This can be achieved technically during production or for example by the modification of the substrate bias voltage. The third charge state can be used for binary logic or to detect a defect in the memory cell (4).

Abstract translation: 该电路装置包括一个位线（10），参考位线（12），其具有两个交叉耦合的CMOS反相器的读出放大器，每一个都包括n沟道晶体管（20，22）和一个p沟道场效应晶体管（30，32） ，以及至2个电压源（40,42），各自的源极端子，其中的拴从较低至（上电势的n沟道场效应晶体管的电压源（40）和p沟道场效应晶体管30 从上到下通过电位移动尾32）的电压源（42）。 利用这种电路装置3个不同的电荷状态可以被存储在所述位线（10）如果阈值电压（值U TH1，Uth2）在晶体管选定小于下和上的电压电势之间的一半的电压差越大，存储单元（4）。 这可以通过改变衬底偏置实现制造技术或例如。 电荷的第三状态可用于二进制或逻辑在存储单元（4）检测缺陷。

公开(公告)号：WO2003028093A2

公开(公告)日：2003-04-03

申请号：PCT/DE2002/003023

申请日：2002-08-19

Applicant: INFINEON TECHNOLOGIES AG ,  BIRNER, Albert ,  BREUER, Steffen ,  GOLDBACH, Matthias ,  LUETZEN, Joern ,  SCHUMANN, Dirk

Inventor： BIRNER, Albert ,  BREUER, Steffen ,  GOLDBACH, Matthias ,  LUETZEN, Joern ,  SCHUMANN, Dirk

IPC: H01L21/84

CPC classification number: H01L27/10864 ,  H01L27/10867 ,  H01L27/1203

Abstract: Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung einer Silicon-On-Insulator-Schichtstruktur auf einer Silizium-Oberfläche mit beliebiger Geometrie, mit dem die Silicon-on-Insulator-Struktur auch nur lokal erzeugt werden kann. Das Verfahren umfaßt das Bilden von Mesoporen (10) in dem Silizium-Oberflächenbereich (3), die Oxidation der Mesoporen-Oberfläche unter Bildung von Siliziumoxid und Stegbereichen (22) aus einkristallinem Silizium, die zwischen benachbarten Mesoporen (10) verbleiben, wobei dieser Schritt beendet wird, sobald eine vorgegebene minimale Silizium-Wandstärke der Stegbereiche (22) erreicht ist, das Freilegen der an dem von dem Halbleiter-Substrat (2) abgewandten Ende angeordneten Stegbereiche (22) zwischen benachbarten Mesoporen; und das Durchführen eines selektiven Epitaxieverfahrens, durch das Silizium auf den freigelegten Stegbereichen (22) selektiv gegenüber den Siliziumoxidbereichen (11) aufwächst. Das Verfahren kann verwendet werden, um einen vertikalen Transistor und eine Speicherzelle mit einem derartigen Auswahltransistor herzustellen.

Abstract translation: 本发明涉及一种在任意几何形状的硅表面上制造绝缘体上硅层结构的方法，利用该方法仅在局部产生绝缘体上硅结构 可以。 该方法包括在硅表面区域（3）中形成中孔（10），氧化中孔表面以形成氧化硅，以及在相邻的中孔（10）之间形成的单晶硅的脊区（22） ），一旦已达到焊盘区域（22）的预定最小硅壁厚度，就终止该步骤，暴露位于远离半导体衬底（2）的端部处的相邻介孔之间的焊盘区域（22）; 并且执行选择性外延工艺，由此在暴露的焊盘区域（22）上的硅选择性地抵靠在氧化硅区域（11）上。 该方法可用于制造具有这种选择晶体管的垂直晶体管和存储单元。

公开(公告)号：WO03017342A2

公开(公告)日：2003-02-27

申请号：PCT/DE0202651

申请日：2002-07-18

Applicant: INFINEON TECHNOLOGIES AG ,  GOLDBACH MATTHIAS ,  HECHT THOMAS ,  LUETZEN JOERN ,  SELL BERNHARD

Inventor： GOLDBACH MATTHIAS ,  HECHT THOMAS ,  LUETZEN JOERN ,  SELL BERNHARD

IPC: G03F7/20 ,  H01L21/027 ,  H01L21/60 ,  H01L21/768 ,  H01L21/8242

CPC classification number: H01L27/10867 ,  H01L21/0274

Abstract: A structure on a layer surface of the semiconductor wafer comprises at least one first surface (8,9) area reflecting electromagnetic radiation and at least one second substantially non-reflecting surface area (10,11,12). A transparent insulating layer (13) and a light-sensitive layer are produced on said layer surface. Electromagnetic radiation is directed at the light-sensitive layer at an incident angle &thetas; and the structure of the layer surface is imaged onto the light-sensitive layer with a lateral replacement.

Abstract translation: 在半导体晶片的表面层的结构具有至少一个反射电磁辐射的第一区域（8,9）和至少一个第二基本上非反射区域的区域（10,11,12）。 在该表面层的透明绝缘层（13）和一光敏层被产生。 的电磁辐射是在入射角θ驱动＆; 引导到感光层，并准备在层表面的结构与在感光层中的横向更换。

公开(公告)号：WO2002067330A2

公开(公告)日：2002-08-29

申请号：PCT/EP2002/001800

申请日：2002-02-20

Applicant: INFINEON TECHNOLOGIES AG ,  GOLDBACH, Matthias ,  HECHT, Thomas

Inventor： GOLDBACH, Matthias ,  HECHT, Thomas

IPC: H01L27/108

CPC classification number: H01L27/10861 ,  H01L27/10867

Abstract: Die Erfindung schafft Elektrodenanordnung zur Ladungsspeicherung mit einer äußeren Grabenelektrode (202; 406), die entlang der Wand eines in einem Substrat (401) vorgesehenen Grabens ausgebildet ist und im Graben beiderseitig von einem ersten und zweiten Dielektrikum (104; 405, 409) elektrisch isoliert ist; einer inneren Grabenelektrode (201; 410), die im Graben isoliert vom zweiten Dielektrikum (104; 409) als Gegenelektrode zur äußeren Grabenelektrode (201; 406) dient; und einer Substratelektrode (201; 403), die außerhalb des Grabens isoliert vom ersten Dielektrikum (104; 405) als Gegenelektrode zur äußeren Grabenelektrode (202; 406) dient und die im oberen Grabenbereich mit der inneren Grabenelektrode (201; 410) verbunden ist.

Abstract translation: 本发明提供电极装置，用于存储具有外严重电极（202; 406）的电荷（; 405，409 104）电隔离的由第一和第二电介质沿着形成在沟槽的衬底（401）的壁，并且在两侧上的沟槽提供 是; 由第二介电层（409 104）;在所述沟槽隔离;内严重电极（410 201）用作反电极与外部电极严重（406 201）; 连接，和衬底电极（201; 403），该绝缘沟槽的外侧从所述第一电介质（104; 405）;;中使用并与内严重电极作为对电极，以所述外严重电极（406 202）（410 201）上严重的区域。

公开(公告)号：WO02067330A3

公开(公告)日：2003-03-20

申请号：PCT/EP0201800

申请日：2002-02-20

Applicant: INFINEON TECHNOLOGIES AG ,  GOLDBACH MATTHIAS ,  HECHT THOMAS

Inventor： GOLDBACH MATTHIAS ,  HECHT THOMAS

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10861 ,  H01L27/10867

Abstract: The invention relates to an electrode arrangement for charge storage with an external trench electrode (202; 406), embodied along the wall of a trench provided in a substrate (401) and electrically insulated on both sides in the trench by a first and a second dielectric (104; 405, 409); an internal trench electrode (201; 410), serving as counter-electrode to the external trench electrode (201; 406) and insulated by the second dielectric (104; 409) and a substrate electrode (201; 403), which is insulated by the first dielectric (104; 405) outside the trench, which serves as counter-electrode to the external trench electrode (202; 406) and is connected to the internal trench electrode (201; 410) in the upper trench region.

Abstract translation: 本发明提供电极装置，用于存储具有外严重电极（202; 406）的电荷（; 405，409 104）电隔离的由第一和第二电介质沿着形成在沟槽的衬底（401）的壁，并且在两侧上的沟槽提供 是; 由第二介电层（409 104）;在所述沟槽隔离;内严重电极（410 201）用作反电极与外部电极严重（406 201）; 连接，和衬底电极（201; 403），该绝缘沟槽的外侧从所述第一电介质（104; 405）;;中使用并与内严重电极作为对电极，以所述外严重电极（406 202）（410 201）上严重的区域。