公开(公告)号：WO2013019350A3

公开(公告)日：2013-05-10

申请号：PCT/US2012044805

申请日：2012-06-29

Applicant: INTEL CORP ,  GINZBURG BORIS ,  NATANZON ESFIRUSH ,  OSADCHIY ILYA ,  ZACH YOAV

Inventor： GINZBURG BORIS ,  NATANZON ESFIRUSH ,  OSADCHIY ILYA ,  ZACH YOAV

IPC: G06F9/06 ,  G06F15/163

CPC classification number: G06T1/20 ,  G06T1/60

Abstract: A thread on one processor may be used to enable another processor to lock or release a mutex. For example, a central processing unit thread may be used by a graphics processing unit to secure a mutex for a shared memory.

Abstract translation: 可以使用一个处理器上的线程来使另一个处理器能够锁定或释放互斥体。 例如，图形处理单元可以使用中央处理单元线程来保护用于共享存储器的互斥体。

公开(公告)号：WO2012125201A1

公开(公告)日：2012-09-20

申请号：PCT/US2011/067963

申请日：2011-12-29

Applicant: INTEL CORPORATION ,  GINZBURG, Boris ,  NATANZON, Esfirush ,  OSADCHIY, Ilya ,  RONEN, Ronny ,  WEISSMANN, Eliezer ,  ZACH, Yoav ,  FARRELL, Robert, L.

Inventor： GINZBURG, Boris ,  NATANZON, Esfirush ,  OSADCHIY, Ilya ,  RONEN, Ronny ,  WEISSMANN, Eliezer ,  ZACH, Yoav ,  FARRELL, Robert, L.

IPC: G06F9/06 ,  G06F9/22 ,  G06F12/08 ,  G06F11/07

CPC classification number: G06F12/08 ,  G06F2212/302

Abstract: Page faults arising in a graphics processing unit may be handled by an operating system running on the central processing unit. In some embodiments, this means that unpinned memory can be used for the graphics processing unit. Using unpinned memory in the graphics processing unit may expand the capabilities of the graphics processing unit in some cases.

Abstract translation: 在图形处理单元中出现的页面错误可以由在中央处理单元上运行的操作系统来处理。 在一些实施例中，这意味着未被固定的存储器可以用于图形处理单元。 在图形处理单元中使用未固定的存储器可以在某些情况下扩展图形处理单元的能力。

公开(公告)号：WO2013019350A2

公开(公告)日：2013-02-07

申请号：PCT/US2012/044805

申请日：2012-06-29

Applicant: INTEL CORPORATION ,  GINZBURG, Boris ,  NATANZON, Esfirush ,  OSADCHIY, Ilya ,  ZACH, Yoav

Inventor： GINZBURG, Boris ,  NATANZON, Esfirush ,  OSADCHIY, Ilya ,  ZACH, Yoav

IPC: G06F9/06 ,  G06F15/163

CPC classification number: G06T1/20 ,  G06T1/60

Abstract: A thread on one processor may be used to enable another processor to lock or release a mutex. For example, a central processing unit thread may be used by a graphics processing unit to secure a mutex for a shared memory.

Abstract translation:

一个处理器上的线程可用于使另一个处理器锁定或释放互斥锁。 例如，图形处理单元可以使用中央处理单元线程来确保共享存储器的互斥体。

公开(公告)号：WO2012125202A1

公开(公告)日：2012-09-20

申请号：PCT/US2011/067968

申请日：2011-12-29

Applicant: INTEL CORPORATION ,  GINZBURG, Boris ,  NATANZON, Esfir ,  OSADCHIY, Ilya ,  RONEN, Ronny ,  WEISSMANN, Eliezer ,  ZACH, Yoav ,  FARRELL, Robert L.

Inventor： GINZBURG, Boris ,  NATANZON, Esfir ,  OSADCHIY, Ilya ,  RONEN, Ronny ,  WEISSMANN, Eliezer ,  ZACH, Yoav ,  FARRELL, Robert L.

IPC: G06F9/06 ,  G06F9/30 ,  G06F13/14 ,  G06F12/08

CPC classification number: G06F12/1027 ,  G06F12/1036 ,  G06F12/109 ,  G06F2212/302 ,  G06F2212/682

Abstract: Page faults arising in a graphics processing unit may be handled by an operating system running on the central processing unit. In some embodiments, this means that unpinned memory can be used for the graphics processing unit. Using unpinned memory in the graphics processing unit may expand the capabilities of the graphics processing unit in some cases.

Abstract translation: 在图形处理单元中出现的页面错误可以由在中央处理单元上运行的操作系统来处理。 在一些实施例中，这意味着未被固定的存储器可以用于图形处理单元。 在图形处理单元中使用未固定的存储器可以在某些情况下扩展图形处理单元的能力。

公开(公告)号：WO2013101139A1

公开(公告)日：2013-07-04

申请号：PCT/US2011/068008

申请日：2011-12-30

Applicant: INTEL CORPORATION ,  GINZBURG, Boris ,  OSADCHIY, Ilya ,  RONEN, Ronny ,  WEISSMANN, Eliezer ,  MISHAELI, Michael ,  NAVEH, Alon ,  KOUFATY, David A. ,  HAHN, Scott D. ,  LI, Tong ,  MENDLESON, Avi ,  GORBATOV, Eugene ,  ABU-SALAH, Hisham ,  SUBBAREDDY, Dheeraj R. ,  NARVAEZ, Paolo ,  JALEEL, Aamer ,  ROTEM, Efraim ,  YOSEF, Yuval ,  AGGARWAL, Anil ,  VAN CRAEYNEST, Kenzo

Inventor： GINZBURG, Boris ,  OSADCHIY, Ilya ,  RONEN, Ronny ,  WEISSMANN, Eliezer ,  MISHAELI, Michael ,  NAVEH, Alon ,  KOUFATY, David A. ,  HAHN, Scott D. ,  LI, Tong ,  MENDLESON, Avi ,  GORBATOV, Eugene ,  ABU-SALAH, Hisham ,  SUBBAREDDY, Dheeraj R. ,  NARVAEZ, Paolo ,  JALEEL, Aamer ,  ROTEM, Efraim ,  YOSEF, Yuval ,  AGGARWAL, Anil ,  VAN CRAEYNEST, Kenzo

IPC: G06F15/80 ,  G06F9/22

CPC classification number: G06F9/4881 ,  G06F9/30101 ,  G06F9/4856 ,  G06F15/7807 ,  Y02D10/12 ,  Y02D10/13 ,  Y02D10/24 ,  Y02D10/32

Abstract: In one embodiment, the present invention includes a multicore processor with first and second groups of cores. The second group can be of a different instruction set architecture (ISA) than the first group or of the same ISA set but having different power and performance support level, and is transparent to an operating system (OS). The processor further includes a migration unit that handles migration requests for a number of different scenarios and causes a context switch to dynamically migrate a process from the second core to a first core of the first group. This dynamic hardware-based context switch can be transparent to the OS. Other embodiments are described and claimed.

Abstract translation: 在一个实施例中，本发明包括具有第一和第二组核心的多核处理器。 第二组可以是不同于第一组或同一ISA组但具有不同功率和性能支持级别的指令集架构（ISA），并且对于操作系统（OS）是透明的。 处理器还包括迁移单元，其处理针对多个不同场景的迁移请求，并使上下文切换将进程从第二核心动态地迁移到第一组的第一核心。 这种基于动态硬件的上下文切换对于操作系统可以是透明的。 描述和要求保护其他实施例。

公开(公告)号：WO2013101020A1

公开(公告)日：2013-07-04

申请号：PCT/US2011/067723

申请日：2011-12-29

Applicant: INTEL CORPORATION ,  GINZBURG, Boris ,  RONEN, Ronny ,  OSADCHIY, Ilya

Inventor： GINZBURG, Boris ,  RONEN, Ronny ,  OSADCHIY, Ilya

IPC: G06F9/30 ,  G06F9/38 ,  G06F11/07 ,  G06F13/00

CPC classification number: G06F11/0784 ,  G06F9/30036 ,  G06F9/30043 ,  G06F12/08

Abstract: A processor of an aspect includes an instruction pipeline to process a multiple memory address instruction that indicates multiple memory addresses. The processor also includes multiple page fault aggregation logic coupled with the instruction pipeline. The multiple page fault aggregation logic is to aggregate page fault information for multiple page faults that are each associated with one of the multiple memory addresses of the instruction. The multiple page fault aggregation logic is to provide the aggregated page fault information to a page fault communication interface. Other processors, apparatus, methods, and systems are also disclosed.

Abstract translation: 一方面的处理器包括处理指示多个存储器地址的多存储器地址指令的指令流水线。 处理器还包括与指令流水线相结合的多页故障聚合逻辑。 多页面故障聚合逻辑是针对与指令的多个存储器地址之一相关联的多个页面故障聚合页面故障信息。 多页面故障聚合逻辑是为页面故障通信接口提供聚合页面故障信息。 还公开了其他处理器，装置，方法和系统。