Abstract:
Die vorliegende Erfindung betrifft einen Multiplexer/Demultiplexer mit einem Anschluss für das Einkoppeln und/oder Auskoppeln eines optischen Signals, das Signalkomponenten verschiedener Wellenlängen aufweist, einer Trägerplatte (8) mit mindestens einem wellenlängensensitivem Element (11), einem Fokussierglied (13) mit mindestens zwei fokussierenden Elementen (14, 14') sowie einer Detektor- oder Signalerzeugerplatte (1), auf der mindestens zwei Detektoren (4) oder Signalerzeuger angeordnet sind. Sowohl Trägerplatte (8) als auch Fokussierglied (13) sind mit der Detektor- oder Signalerzeugerplatte (1) verbunden.
Abstract:
The invention relates to a method for the production of a semi-conductor structure comprising a plurality of gate stacks (GS1 - GS8) which are arranged on a semi-conductor substrate (1). Said method comprises the following steps: applying the gate-stack (GS1 - GS8) to a gate dielectric (5) via the semi-conductor substrate (1); implanting doping (100, 105, 110, 120, 130; 105''', 110''', 120''', 130''', 140''') which is self-adjusted in relation to the edges of the gate stack (GS1 - GS8); and forming an side wall oxide (40) on the free side walls of the gate stack (GS1 - GS8) while at the same time forming diffused doping areas (100', 110', 120', 130'; 110''', 120''', 130''', 140''') below the gate stack. The invention also relates to said type of semi-conductor structure.
Abstract:
A trench capacitor (30) is arranged in a first trench (25) for production of a semiconductor memory (5). A first longitudinal trench (55) is arranged in the substrate (15) next to the first trench (25) and parallel thereto on the other side of the first trench (25), a second longitudinal trench (60) is arranged therein. A first spacer word line (70) is arranged in the first longitudinal trench (55) and a second spacer word line (75) is arranged in the second longitudinal trench (60). Connecting webs (80) are arranged in the first trench (25) between the first spacer word line (70) and the second spacer word line (75) with a thickness (110), which is smaller in the direction of the first spacer word line (70) than half the width of the first trench (25) in the direction of the first spacer word line (70).
Abstract:
Ein Trägerkomponente (1, 1') für ein Modul (30, 30') zum Zerlegen eines Licht-Eingangsstrahls (9) in mehrere, jeweils aus Licht eines bestimmten Wellenlängenbereichs und/oder aus Licht einer bestimmten Intensität bestehende Licht-Ausgangsstrahlen (10 1 -10 4 ) und/oder zum Zusammenführen mehrerer, jeweils aus Licht eines bestimmten Wellenlängenbereichs und/oder aus Licht einer bestimmten Intensität bestehender Licht-Eingangsstrahlen zu einem gemeinsamen Licht-Ausgangsstrahl ist einstückig und zur Aufnahme von Linsenelementen (6 1 -6 5 ) und Filterelementen (7 1 -7 4 ) ausgebildet. Bei Einlagerung von Linsenelementen (6 1 -6 5 ) und Filterelementen (7 1 -7 4 ) in die Trägerkomponente (1, 1') entsteht somit eine kompakte, mit einem Licht-Eingangskanal zum Einführen des Licht-Eingangsstrahls und mit wenigstens einem Licht-Ausgangskanal zum Ausführen der Licht-Ausgangsstrahlen verbundene Lichtstrahl-Zerlegungseinrichtung. Die als Formteil ausgebildete Trägerkomponente (1, 1') ermöglicht die kostengünstige Herstellung des Moduls (30, 30').
Abstract:
Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine Mehrzahl von ungefähr gleich hohen und gleich beabstandeten Gatestapeln (GS1, GS2, GS3) auf einem Halbleitersubstrat (1) mit den Schritten: Vorsehen eines Gatedielektrikums (5) auf dem Halbleitersubstrat (1); Aufbringen und Strukturieren mindestens einer ersten und einer darüberliegenden zweiten Schicht (10, 20) auf dem Gatedielektrikum (5) zum Erstellen der Gatestapel (GS1, GS2, GS3); Durchführen einer schrägen oxidationshemmenden Implantation (I1, I2) in zwei gegenüberliegende freiliegende Seitenflächen der zweiten (20) der Gatestapel (GS1, GS2, GS3), wobei jeweils benachbarte Gatestapel zur Abschattung der freiliegenden Seitenflächen der ersten Schicht (10) der Gatestapel (GS1, GS2, GS3) dienen; und Durchführen einer Oxidation zum gleichzeitigen Ausbilden einer ersten Oxidschicht (O1) auf freiliegenden Seitenflächen der ersten Schicht (10) der Gatestapel (GS1, GS2, GS3) und einer zweiten Oxidschicht (O2) auf freiliegenden Seitenflächen der zweiten Schicht (20) der Gatestapel (GS1, GS2, GS3), wobei die Dicke der ersten Oxidschicht (O1) größer als die Dicke der zweiten Oxidschicht (O2) ist.
Abstract:
The invention relates to a temperature compensation method of an optical component using at least one cut-off or band-pass filter (2) and beam-guiding optics. The problem of the invention is to provide a method with which an optical component can be operated with a temperature-dependent band-pass filter (or cut-off filter) across a wide range of temperatures, and to provide a corresponding optical component that can be reliably operated across a wide range of temperatures. This problem is solved by the inventive method which is characterized in that the orientation of the beam (3) relative the cut-off or band-pass filter (2) is changed subject to the temperature of the component.
Abstract:
The invention relates to a semiconductor memory cell arrangement comprising dynamic memory cells (10) which each have a trench capacitor (1) and a vertical selection transistor (2). Said vertical selection transistor (2) is situated essentially above the trench capacitor (1) and has a series of layers which is offset from the inner electrode of the trench capacitor (1) and which is connected to said inner electrode (11) of the trench capacitor (1). An active intermediate layer (22) is completely surrounded by an insulator layer (24) and a gate electrode layer (25) which is connected to a word line (7). The dynamic memory cells (10) are arranged in the form of a matrix, the trench capacitors (1) and the corresponding vertical selection transistors (2) of the dynamic memory cells (10) succeeding each other in a line and/or column sequence, respectively.
Abstract:
The invention relates to a structure consisting of a first and second component and a connecting element, which joins the two components together and comprises at least two spring elements. The aim of the invention is to provide a structure, in particular an optical structure of the aforementioned type, in which the two components have an extremely high positional and angular degree of accuracy in relation to one another. To achieve this, each spring element has a spring constant that is at least double the value, (in two perpendicular spatial directions), of the third spatial direction, or direction of elasticity, running perpendicular to the first two spatial directions. The two spring elements have elasticity directions that do not run parallel to each other.
Abstract:
Die vorliegende Erfindung stellt ein Verfahren zur Herstellung einer Halbleiterstruktur mit mehreren Gate-Stapeln (GS1 - GS8) auf einem Halbleitersubstrat (1) bereit, mit den folgenden Schritten: Aufbringen der Gate-Stapel (GS1 - GS8) auf ein Gate-Dielektrikum (5) über dem Halbleitersubstrat (1); Implantieren einer Dotierung (100, 105, 110, 120, 130; 105''', 110''', 120''', 130''', 140''') selbstjustiert zu Kanten der Gate-Stapel (GS1 - GS8); und Bilden eines Seitenwand-Oxids (40) an freiliegenden Seitenwänden der Gate-Stapel (GS1 - GS8) unter gleichzeitiger Bildung diffundierter Dotierungsbereiche (100', 110', 120', 130'; 110''', 120''', 130''', 140''') unter der Gate-Kante. Die vorliegende Erfindung stellt ebenfalls eine derartige Halbleiterstruktur bereit.