公开(公告)号：WO02069345A2

公开(公告)日：2002-09-06

申请号：PCT/DE0200436

申请日：2002-02-06

Applicant: INFINEON TECHNOLOGIES AG ,  SELL BERNHARD ,  SAENGER ANNETTE ,  SCHUMANN DIRK

Inventor： SELL BERNHARD ,  SAENGER ANNETTE ,  SCHUMANN DIRK

IPC: H01L21/02 ,  H01L21/285 ,  H01L21/316 ,  H01L21/8242 ,  H01L27/108 ,  G11C15/00

CPC classification number: H01L27/10861 ,  H01L21/28518 ,  H01L21/31604 ,  H01L27/10814 ,  H01L28/60

Abstract: The invention relates to a novel method for production of a memory capacitor, embodied as a trench or laminar condenser and is used, in particular, in a DRAM memory cell. Said method comprises the following steps: a lower metallic condenser electrode (13), a storage dielectric (14) and an upper condenser electrode (15) are formed, whereby the lower metallic condenser electrode (13) is formed in a self-justified manner on a silicon base material (1), then a free silicon region is formed in those positions where the lower condenser electrode is to be formed and then metal silicide (13) is formed selectively on the free silicon.

Abstract translation: 本发明涉及一种用于存储电容器，其被设计为沟槽或叠层电容器，特别是用于在DRAM的存储单元的制备的新方法。 本发明方法包括在上一个硅基底材料的自对准的方式形成下金属电容器电极（13），存储介质（14）和上电容器电极（15），所述下部金属电容器电极（13）的步骤（1）形成 是，首先在在该下电容器电极是该位置的所有暴露的硅区中形成，产生，然后施加到金属硅化物（13）的暴露的硅区域上选择性地形成。

公开(公告)号：WO02069375A3

公开(公告)日：2003-03-13

申请号：PCT/DE0200515

申请日：2002-02-13

Applicant: INFINEON TECHNOLOGIES AG ,  SELL BERNHARD ,  SAENGER ANNETTE ,  SCHUMANN DIRK

Inventor： SELL BERNHARD ,  SAENGER ANNETTE ,  SCHUMANN DIRK

IPC: H01L21/8242 ,  H01L27/12

CPC classification number: H01L27/10861 ,  H01L27/1203

Abstract: The invention relates to a trench condenser for use in a DRAM memory cell and a method for production of said trench condenser. Said trench condenser comprises a lower condenser electrode (10), a memory dielectric (12) and an upper condenser electrode (18), at least partly arranged in a trench (5), whereby the lower condenser electrode (10) lies adjacent to a wall of the trench in the lower region of the trench, whilst in the upper region of the trench, a spacer layer (9), made from an insulating material, is provided adjacent to the wall of the trench. The upper electrode (18) comprises at least two layers (13, 14, 15), of which at least one is metallic, with the proviso that the upper electrode does not comprise two layers of which the lower is tungsten silicide and the upper doped polymeric silicon, whereby the layers (13, 14, 15) of the upper electrode run along the walls and the floor of the trench (5) at least as far as the upper edge of the spacer layer.

Abstract translation: 本发明涉及一种在DRAM存储单元中的严重电容器使用和用于制造这样的Grabenkondensators.Der发明严重电容器包括下电容器电极（10），存储介质（12）和上电容器电极（18）的方法，至少部分地在 的沟槽（5）被布置，其中，在所述上严重区域被提供而邻近于所述沟槽间隔件的壁中的层（9）由绝缘材料制成的下电容器电极（10）的下严重区域与沟槽的壁相邻，和上 电极（18）的至少两个层（13，14，15），其中之一至少是金属的，与上部电极不是由两个层，其中一个是较低的硅化钨和上部掺杂多晶硅的条件，其中 上部电极未的层（13，14，15）沿着每个壁的 延伸到所述沟槽（5）的底部，以至少间隔件（9）D的上边缘上。

公开(公告)号：WO2003065436A1

公开(公告)日：2003-08-07

申请号：PCT/EP2003/000377

申请日：2003-01-16

Applicant: INFINEON TECHNOLOGIES AG ,  BEITEL, Gerhard ,  BIRNER, Albert ,  HECHT, Thomas ,  LUETZEN, Joern ,  SAENGER, Annette ,  SEIDL, Harald

Inventor： BEITEL, Gerhard ,  BIRNER, Albert ,  HECHT, Thomas ,  LUETZEN, Joern ,  SAENGER, Annette ,  SEIDL, Harald

IPC: H01L21/314

CPC classification number: H01L21/28194 ,  H01L21/314 ,  H01L27/1085 ,  H01L27/10861 ,  H01L27/10873 ,  H01L28/40 ,  H01L29/517

Abstract: Es wird ein Halbleiterbaustein beschrieben, der im wesentlichen aus einem Siliziummaterial aufgebaut ist und eine Isolationsschicht beispielsweise in Form einer Gate-Isolationsschicht für einen MOS-Transistor oder in Form einer Isolationsschicht einer Speicherzelle für einen dynamischen Speicherbaustein aufweist. Die Isolationsschicht besteht vorzugsweise aus einem dielektrischen Material, dessen Bandlücke grösser als die Bandlücke von SiO2 ist. Zum Aufbau der Isolationsschicht werden Materialien verwendet, die eine Metall-Fluorverbindung wie z.B. Lithiumfluorid aufweisen. Durch das beschriebene Material werden besonders dünne Isolationsschichten bereit gestellt.

Abstract translation: 将描述的半导体器件，其被构造从硅材料基本上和具有绝缘层，例如，在栅极绝缘膜为一个MOS晶体管或在存储单元中的用于动态存储器器件的绝缘层的形式的形式。 该绝缘层优选地由介电材料制成，其带隙比SiO 2的带隙大的。 用于绝缘的结构中使用的层材料，金属氟化合物，如 氟化锂有。 所描述的材料是特别设置薄的绝缘层。

公开(公告)号：WO0129885A2

公开(公告)日：2001-04-26

申请号：PCT/DE0003662

申请日：2000-10-16

Applicant: INFINEON TECHNOLOGIES AG ,  BEITEL GERHARD ,  SAENGER ANNETTE ,  KASKO IGOR

Inventor： BEITEL GERHARD ,  SAENGER ANNETTE ,  KASKO IGOR

IPC: H01L21/28 ,  H01L21/02 ,  H01L21/285 ,  H01L21/3105 ,  H01L21/321 ,  H01L21/8242 ,  H01L21/8246 ,  H01L27/105 ,  H01L27/108

CPC classification number: H01L28/60 ,  H01L21/28568 ,  H01L21/31053 ,  H01L21/3212 ,  H01L27/10852 ,  H01L28/55 ,  H01L28/75

Abstract: The invention relates to a method for the production of a capacitor electrode (11) with a barrier structure (14.1) arranged beneath it. Said method comprises producing the barrier structure (14.1) by means of introducing a barrier support layer (16) and applying a CMP (chemical mechanical polishing) process.

Abstract translation: 在用于制造与下方设置屏障结构（14.1）的电容器电极（11）的方法被用于生产屏障结构（14.1）的阻挡存储层（16）的插入和使用的CMP（化学机械抛光）工艺。