中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

19 records (took 0.019 seconds)

    VERFAHREN ZUR HERSTELLUNG EINES BIPOLARTRANSISTORS
    1.
    发明申请
    VERFAHREN ZUR HERSTELLUNG EINES BIPOLARTRANSISTORS 审中-公开
    用于生产双极晶体管

    公开(公告)号：WO2004090968A1

    公开(公告)日：2004-10-21

    申请号：PCT/EP2004/003125

    申请日：2004-03-24

    Applicant: INFINEON TECHNOLOGIES AG ,  BÖCK, Josef ,  MEISTER, Thomas ,  STENGL, Reinhard ,  SCHÄFER, Herbert

    Inventor： BÖCK, Josef ,  MEISTER, Thomas ,  STENGL, Reinhard ,  SCHÄFER, Herbert

    IPC: H01L21/331

    CPC classification number: H01L29/66287 ,  H01L29/0649 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/167 ,  H01L29/66242 ,  H01L29/7371 ,  H01L29/7378

    Abstract: Die vorliegende Erfindung schafft ein Verfahren zur Herstellung eines Bipolartransistors mit den Schritten: Bereitstellen eines Halbleitersubstrats (1) mit einem darin eingebetteten, nach oben freiliegenden Kollektorbereich (25) eines ersten Leitungstyps (n); Vorsehen eines monokristallinen Basisgrundbereichs (30; 32; 120) ; Vorsehen eines Basisanschlussbereichs (40; 160) des zweiten Leitungstyps (p) über dem Basisbereich (30; 32, 34; 120, 130); Vorsehen eines Isolationsbereichs (35; 35''; 170) über dem Basisanschlussbereich (40; 160); Bilden eines Fensters (F) im Isolationsbereich (35; 35''; 170) und Basisanschlussbereich (40; 160) zum zumindest teilweisen Freilegen des Basisbereichs (30; 32, 34; 120, 130); Vorsehen eines isolierenden Seitenwandspacers (55'; 80; 180) im Fenster zum Isolieren des Basisanschlussbereichs (40; 160; differentielles Abscheiden und Strukturieren einer Emitterschicht (60a, 60b), welche oberhalb des Basisbereichs (30; 32, 34; 120, 130) einen monokristallinen Emitterbereich (60a) und oberhalb des Isolationsbereich (35; 35''; 170) und des Seitenwandspacers (55'; 80; 180) einen polykristallinen Emitterbereich (60a) bildet; und Durchführen eines Temperschritts.

    Abstract translation: 本发明提供了一种用于制造双极晶体管，包括以下步骤的方法：提供半导体衬底（1），具有第一导电类型（n）的一个嵌入的朝上暴露的集电区（25）; 提供了一个单晶基体底座部分（30; 32; 120）; 基部上方的第二导电类型（p）的;一个基极连接区域（160 40）的规定（32，34; 30 120，130）; 提供了一个隔离区域（35; 35'; 170）的基极端子区域（40; 160）; （35'; 170 35）和基极连接区域（40; 160）在所述隔离区中形成一个窗口（F）用于至少部分地暴露所述基极区域（30; 32，34; 120，130）; 提供绝缘侧壁间隔物（55“; 80; 180）; 160;在窗口的基极端子区域（40隔离差动沉积和图案化的发射极层（60A，60B），其（基极区域30的上方; 32，34; 120，130） 单晶发射极区（60A）和所述隔离区上方（35; 35'; 170）和所述侧壁间隔物（55“; 80; 180）形成发射极区域（60A）的多晶;以及执行退火步骤。

    SEMICONDUCTOR STRUCTURE PROVIDED WITH A COMPONENT CAPACITIVELY UNCOUPLED FROM THE SUBSTRATE
    2.
    发明申请
    SEMICONDUCTOR STRUCTURE PROVIDED WITH A COMPONENT CAPACITIVELY UNCOUPLED FROM THE SUBSTRATE 审中-公开
    WITH A衬底能力去耦分量的半导体结构

    公开(公告)号：WO03036723A2

    公开(公告)日：2003-05-01

    申请号：PCT/EP0209705

    申请日：2002-08-30

    Applicant: INFINEON TECHNOLOGIES AG ,  BOECK JOSEF ,  MEISTER THOMAS ,  SCHAEFER HERBERT ,  STENGL REINHARD

    Inventor： BOECK JOSEF ,  MEISTER THOMAS ,  SCHAEFER HERBERT ,  STENGL REINHARD

    IPC: H01L21/762 ,  H01L21/84 ,  H01L27/12 ,  H01L27/06

    CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/76283 ,  H01L27/1203

    Abstract: The invention concerns a semiconductor structure comprising a substrate (10), an insulating layer (14) arranged on one surface of the substrate (10), a layer (18) for components arranged on one surface (16) of the insulating layer (14) opposite the substrate (10), a semiconductor component (30a, 30b) arranged in the layer (18) for components and zone designed for capacitively uncoupling said semiconductor component (30a, 30b) relative to the substrate (10), said zone being formed by a space charge zone (96) formed in a region of the substrate (10) adjacent to the insulating layer (14).

    Abstract translation: 一种半导体结构，包括衬底（10），其被布置在所述基板（10），该表面面向远离所述基板的一个（10）的器件层（18）的一个表面（12）上的绝缘层（14）（16） 在绝缘层（14）设置，半导体装置（30A，30B），其是所述器件层（18）设置，以及用于半导体装置的电容性耦合的区域（30A，30B）在基板（10）的， 通过在形成于基板（10）空间电荷区中的绝缘层（14）区域中的相邻的一个（96）形成。

    METHOD FOR PRODUCING A DRAM CELLULAR ARRANGEMENT
    3.
    发明申请
    METHOD FOR PRODUCING A DRAM CELLULAR ARRANGEMENT 审中-公开
    一种用于生产DRAM单元安排

    公开(公告)号：WO1998011604A1

    公开(公告)日：1998-03-19

    申请号：PCT/DE1997001580

    申请日：1997-07-28

    Applicant: SIEMENS AKTIENGESELLSCHAFT ,  RÖSNER, Wolfgang ,  RISCH, Lothar ,  HOFMANN, Franz ,  STENGL, Reinhard

    Inventor： SIEMENS AKTIENGESELLSCHAFT

    IPC: H01L21/8242

    CPC classification number: H01L27/10876 ,  H01L27/10823

    Abstract: The invention concerns a DRAM cellular arrangement comprising a vertical MOS transistor in every memory cell. The first source/drain area (4) of said transistor is connected to a storage node of a memory condenser (4, 15, 16), the channel area (3) of which is surrounded annularly by a gate electrode (13). The second source/drain area of the channel area is connected to a buried bit line (2). The DRAM cellular arrangement is produced by using only two masks assisted by a spacer with a memory cell surface of 2F , whereby F represents the minimum structural size that the relevant technology can produce.

    Abstract translation: 包括用于每个存储单元包括一垂直MOS晶体管，它的第一源极DRAM单元排列区/漏区（4），以一个存储电容器的存储节点（4，15，16）连接到它的沟道区（3）环形地由一个栅电极（13） 被封闭并且具有埋入式位线的第二源极/漏极区域（2）。 DRAM单元布置仅使用两个使用间隔物技术与2F <2>，的存储单元面积，其中F是在各自的技术特征尺寸的最小可制造掩模制造。

    BIPOLAR-TRANSISTOR
    5.
    发明申请
    BIPOLAR-TRANSISTOR 审中-公开
    双极型晶体管

    公开(公告)号：WO2004090989A1

    公开(公告)日：2004-10-21

    申请号：PCT/EP2004/003124

    申请日：2004-03-24

    Applicant: INFINEON TECHNOLOGIES AG ,  BÖCK, Josef ,  MEISTER, Thomas ,  STENGL, Reinhard ,  SCHÄFER, Herbert

    Inventor： BÖCK, Josef ,  MEISTER, Thomas ,  STENGL, Reinhard ,  SCHÄFER, Herbert

    IPC: H01L29/737

    CPC classification number: H01L29/66287 ,  H01L29/0821 ,  H01L29/167 ,  H01L29/66242 ,  H01L29/732 ,  H01L29/7378

    Abstract: Die vorliegende Erfindung schafft einen Bipolar-Transistor mit einem Kollektorbereich (25, 25a) eines ersten Leitungstyps (n); einem Subkollektorbereich (10; 10a, 10b) des ersten Leitungstyps (n+), welcher an einer ersten Seite des Kollektorbereichs (25, 25a) elektrisch an den Kollektorbereich (25, 25a) angeschlossen ist; einem Basisbereich (30) des zweiten Leitungstyps (p), der an einer zweiten Seite des Kollektorbereichs (25, 25a) vorgesehen ist; einem Emitterbereich (50) des ersten Leitungstyps (n+), der auf der vom Kollektorbereich (25, 25a) abgelegenen Seite über dem Basisbereich (30) vorgesehen ist; und einem kohlenstoffdotierten Halbleiterbereich (10; 10a; 24, 24a), der auf der ersten Seite neben dem Kollektorbereich (25, 25a) vorgesehen ist.

    Abstract translation: 本发明提供了具有第一导电类型（n）的集电区（25，25A）的双极晶体管; 第一导电型（n +），其上的集电极区的第一侧（25，25A）电连接到所述集电极区域（25，25A）被连接的;（10A，10B 10）一个子集电极区; 第二导电类型（p）时，（25，25A）的底部区域（30）设置在所述集电极区域的第二侧; 远程侧基极区（30）的上方设置的第一导电型（n +），形成在从所述区域中的收集器（25，25A）的发射极区域（50）; 和碳掺杂的半导体区域（10; 10A; 24，24a）的（25，25A）被设置在第一侧沿着所述集电区。

    VERFAHREN ZUR HERSTELLUNG EINES BIPOLAREN HALBLEITERBAUELEMENTS, INSBESONDERE EINES BIPOLARTRANSISTORS, UND ENTSPRECHENDES BIPOLARES HALBLEITERBAUELEMENT
    6.
    发明申请
    VERFAHREN ZUR HERSTELLUNG EINES BIPOLAREN HALBLEITERBAUELEMENTS, INSBESONDERE EINES BIPOLARTRANSISTORS, UND ENTSPRECHENDES BIPOLARES HALBLEITERBAUELEMENT 审中-公开
    用于生产双极型半导体部分，特别是双极型晶体管，并且对应双极型半导体COMPONENT

    公开(公告)号：WO2004090988A1

    公开(公告)日：2004-10-21

    申请号：PCT/EP2004/003805

    申请日：2004-04-08

    Applicant: INFINEON TECHNOLOGIES AG ,  BOECK, Josef ,  MEISTER, Thomas ,  STENGL, Reinhard ,  SCHAEFER, Herbert

    Inventor： BOECK, Josef ,  MEISTER, Thomas ,  STENGL, Reinhard ,  SCHAEFER, Herbert

    IPC: H01L29/732

    CPC classification number: H01L29/66287 ,  H01L29/0649 ,  H01L29/66242 ,  H01L29/732 ,  H01L29/7378

    Abstract: Die vorliegende Erfindung schafft ein Verfahren zur Herstellung eines bipolaren Halbleiterbauelements, insbesondere eines Bipolartransistors, sowie ein entsprechendes Halbleiterbauelement. Das Verfahren umfasst die folgenden Schritte: Vorsehen eines ersten Halbleiterbereichs (32, 34) eines ersten Leitungstyps (p) über einem Halbleitersubstrat (1); Vorsehen eines Anschlussbereichs (40) des ersten Leitungstyps (p+) über dem Halbleiterbereich (32, 34); Vorsehen eines ersten Isolationsbereichs (35 ") über dem Anschlussbereich (40); Bilden eines Fensters (F) im ersten Isolationsbereich (35 ") und Anschlussbereich (40) zum zumindest teilweisen Freilegen des Halbleiterbereichs (32, 34); Vorsehen eines Seitenwandspacers (80) im Fenster (F) zum Isolieren des Anschlussbereichs (40); Vorsehen eines zweiten Halbleiterbereichs (60) des zweiten Leitungstyps (n+) derart, dass er den Seitenwandspacer (80) und einen Teil des umgebenden ersten Isolationsbereichs (35 ") überdeckt; und Entfernen des umgebenden ersten Isolationsbereichs (35 ") und des Seitenwandspacers (80) zum Bilden eines Spalts (LS) zwischen dem Anschlussbereich (40) und dem zweiten Halbleiterbereich (60); und Verschliessen des Spalts (LS) mit einem zweiten Isolationsbereich (100) unter gleichzeitigem Vorsehen einer Gas- oder Vakuumatmosphäre im verschlossenen Spalt (LS).

    Abstract translation: 本发明提供了特别是双极型晶体管的双极半导体装置的制造的方法，和相应的半导体器件。 该方法包括以下步骤：提供在半导体衬底（1）的第一导电类型（p）的第一半导体区（32，34）; 提供了在所述半导体区域的第一导电类型（p +）的连接器区域（40）（32，34）; 提供第一隔离区域（35“）的连接区域（40）的上方;形成在所述第一隔离区域（35一个窗口（F）”）和用于至少部分地暴露所述半导体区域（32，34）的连接区域（40）; 提供了在窗口中（F）的侧壁间隔物（80），用于分离所述连接区域（40）; 提供所述第二导电类型的第二半导体区（60）第（n +），使得其侧壁间隔层（80）和周边第一隔离区域（35“）的一部分被覆盖，并去除周边第一隔离区域（35”）和所述侧壁间隔物（80 ）（用于形成间隙LS）（端子部40）和第二半导体区域（60）之间; 和密封具有第二隔离区域（100）的同时，在密封间隙（LS）提供一种气体或真空气氛中的间隙（LS）。

    BIPOLAR TRANSISTOR
    9.
    发明申请
    BIPOLAR TRANSISTOR 审中-公开
    双极型晶体管

    公开(公告)号：WO0159845A2

    公开(公告)日：2001-08-16

    申请号：PCT/EP0101324

    申请日：2001-02-07

    Applicant: INFINEON TECHNOLOGIES AG ,  FRANOSCH MARTIN ,  SCHAEFER HERBERT ,  MEISTER THOMAS ,  STENGL REINHARD

    Inventor： FRANOSCH MARTIN ,  SCHAEFER HERBERT ,  MEISTER THOMAS ,  STENGL REINHARD

    IPC: H01L21/331 ,  H01L29/732

    CPC classification number: H01L29/66287 ,  H01L29/7322

    Abstract: The invention relates to a bipolar transistor (20) and to a method for producing the same. In order to obtain an as low a transition resistance as possible between the feed line (51) and the base (42), an intermediate layer (70) is provided between the first (30) and the second (40) layer, said intermediate layer (70) being selectively etchable to the second layer (40). At least in the zone of the undercut (43) between the feed line (51) and the base (42) a base connection zone (45) is provided that can be adjusted independent of other production conditions. The inventive transistor is further characterized in that the intermediate layer (70) is removed in the contact zone (46) with the base (42).

    Abstract translation: 公开了一种双极型晶体管（20），以及用于其生产的方法。 所述双极晶体管（20）具有在其中设置的收集器（31）的第一，在基板（10）位于层（30），位于一个所述第一层（30）上的第二层（40）（碱切口 41）具有基部（42），至少一个另外的第三层（50）（第二层40上）设置并且其具有用于所述基部（42），其中，所述进料管线的进料管线（51）（51 ）（在过渡区域52），以直接接触的所述基部（42），并且其中所述第三层（50）具有一个具有发射极的发射极的切口（53），和至少一个底切（43），其在所述第二层 （40）下面的所述第一（30）和第三之间的基底切口（41）（50）层设置，其特征在于，所述基部（42）至少部分地在所述底切（43）。 为了获得所述供应管线（51）和底座（42）之间的最低可能的过渡电阻，根据它提供的是，第一（30）之间的本发明和第二（40）层，中间层（70）设置，所述中间层（70）选择性地 形成以蚀刻第二层（40），至少在该底切之间（43）供应线（51）和基座（42）的基极端子区域（45）被提供，其可被调节的独立于其他制造条件的区域中，并且该中间层 （70）位于所述接触区（46）与所述基部（42）。

    DRAM STORAGE CAPACITOR
    10.
    发明申请
    DRAM STORAGE CAPACITOR 审中-公开
    存储器，用于电容器DRAM

    公开(公告)号：WO9965063A3

    公开(公告)日：2000-03-16

    申请号：PCT/DE9901454

    申请日：1999-05-12

    Applicant: SIEMENS AG ,  REISINGER HANS ,  LEHMANN VOLKER ,  STENGL REINHARD ,  WENDT HERMANN ,  LANGE GERRIT ,  BACHHOFER HARALD ,  FRANOSCH MARTIN ,  SCHAEFER HERBERT

    Inventor： REISINGER HANS ,  LEHMANN VOLKER ,  STENGL REINHARD ,  WENDT HERMANN ,  LANGE GERRIT ,  BACHHOFER HARALD ,  FRANOSCH MARTIN ,  SCHAEFER HERBERT

    IPC: H01L21/8242 ,  H01L27/108

    CPC classification number: H01L27/1085 ,  H01L27/10805

    Abstract: (57) Abstract The invention relates to a DRAM storage capacitor, comprising a dielectric made of silicon nitride and at least two electrodes placed opposite to each other above the dielectric. A material with higher tunnel barrier ( phi beta ) between the Fermi level (F) of the material and the conduction band (L) of the dielectric is used for the electrodes. For said purpose, the appropriate materials are metals such a platinum, tungsten and iridium or silicide. (57) Zusammenfassung Die Erfindung betrifft einen Speicherkondensator für einen DRAM, mit einem aus Siliziumnitrid bestehenden Dielektrikum und mit wenigstens zwei, über das Dielektrikum einander gegenüberliegenden Elektroden. Für die Elektroden wird ein Material mit hoher Tunnelbarriere ( phi beta ) zwischen Fermi-Niveau (F) des Materials und Leitungsband (L) des Dielektrikums verwendet. Geeignete Materialien sind hierfür Metalle wie Platin, Wolfram und Iridium oder Silizide.

    Abstract translation: 本发明涉及一种存储电容器用于DRAM，包括由氮化硅的电介质构成的组，和具有至少两个电极在所述电介质彼此相对。 对于使用电介质的材料具有高的隧道势垒（PHI测试版）的材料和导带（L）的费米能级（F）之间的电极。 用于此目的的合适的材料是金属，例如铂，钨，和铱，或硅化物。

Patent Agency Ranking