公开(公告)号：WO2003021604A2

公开(公告)日：2003-03-13

申请号：PCT/DE2002/003058

申请日：2002-08-21

Applicant: INFINEON TECHNOLOGIES AG ,  CORDES, Eric ,  EGGERS, Georg, Erhard ,  LUEPKE, Jens ,  STOCKEN, Christian

Inventor： CORDES, Eric ,  EGGERS, Georg, Erhard ,  LUEPKE, Jens ,  STOCKEN, Christian

IPC: G11C29/00

CPC classification number: G11C29/50012 ,  G11C7/1051 ,  G11C7/1087 ,  G11C11/401 ,  G11C29/50

Abstract: Verfahren und Vorrichtung zum Prüfen von Halbleiterspeichereinrichtungen. Die Erfindung betrifft ein Prüfverfahren für Halbleiterspeichereinrichtungen (P), die einen bidirektionalen Datenstrobe-Anschluss für ein Datenstrobe-Signal (DQS) aufweisen, an einer Prüfapparatur (PA), wobei die Prüfung des Datenstrobe-Signals durch einen Datentransfer zwischen der zu prüfenden Halbleiterspeichereinrichtung (P) und einer zweiten Halbleiterspeichereinrichtung gleichen Typs (R) erfolgt, sowie eine dafür geeignete Vorrichtung.

Abstract translation: 用于预热半导体存储器件的方法和设备。 本发明涉及一种镨导航用途fverfahren˚F导航用途ř半导体存储器设备（P），包括用于导航使用的双向数据选通信终端具有R数据选通信号（DQS），上形成PR导航用途fapparatur（PA），其特征在于，所述数据选通的镨导航使用蒸发 通过在待测试的半导体存储器件（P）和相同类型的第二半导体存储器件（R）之间的数据传输来执行信号，以及适合于它的器件。

公开(公告)号：WO03021604A3

公开(公告)日：2003-08-14

申请号：PCT/DE0203058

申请日：2002-08-21

Applicant: INFINEON TECHNOLOGIES AG ,  CORDES ERIC ,  EGGERS GEORG ERHARD ,  LUEPKE JENS ,  STOCKEN CHRISTIAN

Inventor： CORDES ERIC ,  EGGERS GEORG ERHARD ,  LUEPKE JENS ,  STOCKEN CHRISTIAN

IPC: G01R31/28 ,  G11C7/10 ,  G11C11/401 ,  G11C29/50 ,  G11C29/56 ,  G11C29/00

CPC classification number: G11C29/50012 ,  G11C7/1051 ,  G11C7/1087 ,  G11C11/401 ,  G11C29/50

Abstract: The invention relates to a test method for testing, on a testing device (PA), semiconductor devices (P) that have a bi-directional data strobe link for a data strobe signal (DQS) whereby the data strobe signal is tested by transferring data between the semiconductor memory device (P) to be tested and a second semiconductor memory device of the same type (R). The invention also relates to a device for carrying out the inventive method.

Abstract translation: 用于测试半导体存储器件的方法和装置。 本发明涉及一种用于半导体存储器件的测试方法（P），具有用于一个数据选通信号（DQS）的双向数据选通端，在一个测试装置（PA），数据选通信号的由（要被检查的半导体存储器件之间的数据传送的测试 P）和相同类型的（R）的第二半导体存储器设备中进行，以及用于其的装置。

公开(公告)号：WO2005043543A1

公开(公告)日：2005-05-12

申请号：PCT/DE2004/002410

申请日：2004-10-29

Applicant: INFINEON TECHNOLOGIES AG ,  FUNFROCK, Fabien ,  KALLSCHEUER, Jochen ,  SOMMER, Michael, Bernhard ,  STOCKEN, Christian

Inventor： FUNFROCK, Fabien ,  KALLSCHEUER, Jochen ,  SOMMER, Michael, Bernhard ,  STOCKEN, Christian

IPC: G11C7/10

CPC classification number: G11C7/1045 ,  G11C7/20 ,  G11C8/12 ,  G11C11/4072 ,  G11C11/408

Abstract: Ein integrierter Halbleiterspeicher (100) umfasst einen ersten Speicherbereich (40a), einen zweiten Speicherbereich (40b), sowie erste Adressanschlüsse (A 0 , A 1 ,..., A n ) und einen zweiten Adressanschluss (A n+1 ). Ein an dem zweiten Adressanschluss anliegendes zweites Adresssignal (AS2) legt den Zugriff auf den ersten oder zweiten Speicherbereich fest, wohingegen über erste Adresssignale (AS1a, ..., AS1n) an den ersten Adressanschlüssen festgelegt wird, auf welche Speicherzelle innerhalb des ersten oder zweiten Speicherbereichs zugegriffen wird. In einer ersten Speicherkonfiguration werden alle Adressanschlüsse (A 0 , A 1 , ..., A n , A n+1 ) extern mit Adresssignalen angesteuert und somit der Zugriff auf eine Speicherzelle im ersten oder zweiten Speicherbereich (40a, 40b) gesteuert. In einer zweiten Speicherkonfiguration werden lediglich die ersten Adressanschlüsse (A 0 , A 1 ,..., A n ) von extern angesteuert, wohingegen ein Signalisierungsbit in einem Mode-Register (51) den Zugriff auf den ersten oder zweiten Speicherbereich regelt. Dadurch wird ein Zugriff auf den zweiten Speicherbereich (40b) ermöglicht, auch wenn keine Möglichkeit besteht, den zweiten Adressanschluss (A n+1 ) extern anzusteuern.

Abstract translation: 集成半导体存储器（100）（A0，A1，... An）的包括第一存储区域（40A），第二存储器区域（40B），以及第一地址端子和第二地址端口（一个+ 1）。 施加到第二地址端的第二地址信号（AS2）的信号定义访问所确定的第一或第二存储区域，而（，...，AS1N AS1A）被设置为内的第一或第二通孔的第一地址信号的第一地址端，其存储单元 存储区域进行访问。 在第一存储配置中，所有的地址端（A0，A1，...，AN，AN + 1）的与外部地址信号激活，并且因此在第一或第二存储区域中的访问的存储器单元（40A，40B）控制。 在第二存储配置，只有第一地址端（A0，A1，...，An）的活化的外部的，而在信令模式寄存器（51）调节以访问所述第一或第二存储区域中。 由此，到所述第二存储区域（40b）的一访问允许，即使当不存在可能性来控制所述第二地址端口（AN + 1）外部。