中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1568 records (took 0.027 seconds)

    Coreless packaging substrate and method for manufacturing the same
    1.
    发明专利
    Coreless packaging substrate and method for manufacturing the same 审中-公开
    无缝包装基板及其制造方法

    公开(公告)号：JP2010267948A

    公开(公告)日：2010-11-25

    申请号：JP2009262811

    申请日：2009-11-18

    Applicant: Unimicron Technology Corp ,  ユニミクロン・テクノロジー・コーポレイションUnimicron Technology Corp.

    Inventor： CHIANG JEN-HUNG ,  CHENG CHAO-MENG

    IPC: H01L23/12 ,  H05K3/24 ,  H05K3/46

    CPC classification number: H01L23/49822 ,  H01L21/4857 ,  H01L2924/0002 ,  H05K3/0052 ,  H05K3/205 ,  H05K3/4682 ,  H05K2203/0228 ,  H05K2203/1536 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49135 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49165 ,  H01L2924/00

    Abstract: PROBLEM TO BE SOLVED: To provide a coreless packaging substrate and a method for manufacturing the same. SOLUTION: The built-up structure has a first outside and an opposite second outside, and includes one or more second dielectric layers 261 and second wiring layers 262, and a plurality of conductive vias 263. The second dielectric layers 261 have first and second surfaces respectively facing the first and second outsides. The second wiring layers 262 are disposed on the second surface. The conductive vias 263 are disposed in the second dielectric layer 261. The outermost second wiring layer 262 at the second outside has a plurality of second conductive pads. The first wiring layer 25 is embedded into and exposed from the first surface of the outermost second dielectric layer 261 at the first outside, and has a plurality of first conductive pads. The conductive vias 263 electrically connect the first wiring layer 25 and the second wiring layer 262. COPYRIGHT: (C)2011,JPO&INPIT

    Abstract translation: 解决的问题：提供无芯封装基板及其制造方法。 解决方案：组合结构具有第一外部和相对的第二外部，并且包括一个或多个第二介电层261和第二布线层262以及多个导电通孔263.第二介电层261具有第一 以及分别面向第一和第二外侧的第二表面。 第二布线层262设置在第二表面上。 导电通孔263设置在第二介电层261中。第二外部的最外层第二布线层262具有多个第二导电焊盘。 第一布线层25嵌入第一外部的最外部的第二介电层261的第一表面并从其露出，并具有多个第一导电焊盘。 导电通孔263电连接第一布线层25和第二布线层262.版权所有（C）2011，JPO＆INPIT

    Package substrate and manufacturing method therefor, and base material thereof
    4.
    发明专利
    Package substrate and manufacturing method therefor, and base material thereof 审中-公开
    包装基板及其制造方法及其基材

    公开(公告)号：JP2014017531A

    公开(公告)日：2014-01-30

    申请号：JP2013225193

    申请日：2013-10-30

    Applicant: Unimicron Technology Corp ,  欣興電子股▲フン▼有限公司

    Inventor： LIU CHIN-MING

    IPC: H05K1/03 ,  H05K3/00 ,  H05K3/46

    CPC classification number: H05K13/00 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/15174 ,  H01L2924/15311 ,  H05K3/0097 ,  H05K3/4682 ,  H05K2203/0152 ,  H05K2203/1536 ,  Y10T156/10 ,  H01L2924/00 ,  H01L2224/05599

    Abstract: PROBLEM TO BE SOLVED: To provide a package substrate which allows for simplification of process while eliminating waste of resources, and to provide a manufacturing method therefor, and a base material thereof.SOLUTION: In the manufacturing method for a package substrate, two metal layers are laminated each other, at first, and covered with a dielectric layer. Subsequently, build-up structures are formed on both sides of the dielectric layer, and the build-up structures on both sides are finally separated along the interface of two metal layers, thus forming two package substrates. Since two metal layers, i.e., an intermediate layer, are not separated, at first, in the formation process of a built-up structure because of the adhesive characteristics of the dielectric layer, but two metal layers are separated smoothly, in the end, by cutting the dielectric layer portion around the two metal layers, the process can be simplified. Furthermore, resources are not wasted because a circuit layer, a metal bump or a support structure can be formed by patterning the two metal layers, i.e., an intermediate layer.

    Abstract translation: 要解决的问题：提供一种能够简化工艺，同时消除资源浪费，并提供其制造方法及其基材的封装基板。解决方案：在封装基板的制造方法中，两个金属层 首先层叠，并用电介质层覆盖。 随后，在电介质层的两侧形成积层结构，并且两侧的堆积结构最终沿着两个金属层的界面分离，从而形成两个封装衬底。 由于两层金属层（即中间层）首先在分层结构的形成过程中不分离，因为电介质层的粘合特性，但是两个金属层的平滑分离， 通过切割两个金属层周围的电介质层部分，可以简化该过程。 此外，由于可以通过图案化两个金属层即中间层来形成电路层，金属凸块或支撑结构，因此不会浪费资源。

    露光画像の補償方法
    7.
    发明专利
    露光画像の補償方法 有权
    补偿曝光图像的方法

    公开(公告)号：JP2015004946A

    公开(公告)日：2015-01-08

    申请号：JP2013202399

    申请日：2013-09-27

    Applicant: 欣興電子股▲ふん▼有限公司 ,  Unimicron Technology Corp

    Inventor： YU CHENG-PO ,  HUANG SHANGFENG ,  HUANG HAN-PEI

    IPC: G03F1/70 ,  H01L21/027

    Abstract: 【課題】導体回路の露光精度を向上させる露光画像の補償方法に関する。【解決手段】露光画像の補償方法であって、複数のエッチングファクターにより元の露光画像を補償し、既に補償された露光画像に基づいてパターン化されたフォトレジスト層を形成する。次に、ウェットエッチングによりパターン化されたフォトレジスト層を用いて回路基板上の導体層をパターン化して、導体回路を形成する。測量された導体回路の線幅の誤差は、まだ考慮されていないエッチングファクターの作り上げられた結果で表される。測定された線幅が予め設定された範囲を超えるとき、まだ考慮されていないファクターのエッチング結果に対する影響を帰納した後、誤差値を算出し、誤差値を取り込んだ後、新たに導体層の回路基板上に対応する各ポイントの補償データを算出し、補償されたデータに基づいて再びパターン化フォトレジスト層及び対応する導体回路を形成する。【選択図】図1

    Abstract translation: 要解决的问题：提供一种补偿曝光图像的方法，其提高导体电路的曝光精度。解决方案：补偿曝光图像的方法包括通过多个蚀刻因子补偿原始曝光图像，形成图案化光致抗蚀剂 层，并且通过使用图案化的光致抗蚀剂层的湿蚀刻在电路板上图案化导体层，以形成导体电路。 测量的导体电路的线宽的误差表示为尚未考虑的蚀刻因子的补充结果。 当测量线宽超过预先设定的范围时，会引起尚未考虑的因素对蚀刻结果的影响，并计算误差值。 在结合误差值之后，重新计算导电层的电路板上的各个对应点的补偿数据，并且基于补偿数据再次形成图案化的光致抗蚀剂层和相应的导体电路。

    多層回路基板の製造方法
    8.
    发明专利
    多層回路基板の製造方法 有权
    多层电路板的制造方法

    公开(公告)号：JP2015041772A

    公开(公告)日：2015-03-02

    申请号：JP2014049972

    申请日：2014-03-13

    Applicant: 欣興電子股▲ふん▼有限公司 ,  Unimicron Technology Corp

    Inventor： HUANG PEI CHANG ,  YU CHENG-PO ,  HUANG HAN PEI

    IPC: H05K3/46 ,  H05K1/02 ,  H05K3/00

    Abstract: 【目的】アライメント精度を向上させ、回路層の配線密度を増やし、導電性ビアと底層のボンディングパッドの設計を小型化することのできる多層回路基板の製造方法を提供する。【解決手段】多層回路基板の製造方法は、以下のステップを含む。まず、互いに向かい合う2つの表面およびそれらの間に接続されたビアを含む基板を提供する。次に、ビアをアライメントターゲットとして使用して、各表面にパターン化回路層を形成する。各パターン化回路層は、同心円状パターンを含む。次に、各表面に第1積層を形成する。そして、同心円状パターンの中心から第1番目の同心円が第1積層および基板に正投影された領域を貫通する第1スルーホールを形成する。次に、各第1積層の上に第2積層を形成する。そして、同心円状パターンの中心から第2番目の同心円が第1積層、第2積層および基板に正投影された領域を貫通する第2スルーホールを形成する。【選択図】図2

    Abstract translation: 要解决的问题：提供一种能够提高取向精度的多层电路板的制造方法，增加电路层的配线密度，并且在导电通孔和底层之间缩小接合焊盘的设计。解决方案：制造方法 的多层电路板包括以下步骤。 即，首先，设置有包括彼此相对的两个表面和连接在表面之间的通孔的板。 接下来，在使用通孔作为取向对象的同时，在各表面上形成图案化电路层。 每个图案化电路层包括同心图案。 接下来，在每个表面上形成第一层压体。 然后，形成穿过第一同心圆从同心图案的中心向第一层叠体和基板正交投射的区域的第一通孔。 接下来，在第一层压体中的每一个上形成第二层压体。 然后，形成穿过第二同心圆从同心图案的中心正交地突出到第一层压体，第二层压板和板的区域的第二通孔。

    Circuit substrate and manufacturing method thereof
    9.
    发明专利
    Circuit substrate and manufacturing method thereof 有权
    电路基板及其制造方法

    公开(公告)号：JP2011243751A

    公开(公告)日：2011-12-01

    申请号：JP2010114795

    申请日：2010-05-18

    Applicant: Unimicron Technology Corp ,  欣興電子股▲ふん▼有限公司

    Inventor： ZHANG ZHENQUAN

    IPC: H05K3/46

    Abstract: PROBLEM TO BE SOLVED: To provide a circuit substrate with a cavity.SOLUTION: The circuit substrate includes a first core layer 210, a second core layer 220, and a central dielectric layer 230. The first core layer includes a core dielectric layer 212 and a core circuit layer 214, and the core circuit layer is arranged on the core dielectric layer. The second core layer is arranged on the first core layer. The central dielectric layer is arranged between the first core layer and the second core layer. A cavity R penetrates through the second core layer and the central dielectric layer, and one part of the core circuit layer is exposed.

    Abstract translation: 要解决的问题：为电路基板提供空腔。 解决方案：电路基板包括第一芯层210，第二芯层220和中心电介质层230.第一芯层包括芯介质层212和芯电路层214，并且芯电路层 布置在芯介质层上。 第二芯层布置在第一芯层上。 中心介电层布置在第一芯层和第二芯层之间。 空腔R穿过第二芯层和中心电介质层，并且一部分核心电路层被暴露。 版权所有（C）2012，JPO＆INPIT

Patent Agency Ranking