处理器和事件处理方法
    1.
    发明授权

    公开(公告)号:CN114258516B

    公开(公告)日:2024-05-14

    申请号:CN201980099435.7

    申请日:2019-09-12

    Abstract: 提供处理器和事件处理方法,能够在不消耗外部计时器资源的情况下,实时地测量在执行EVTWAIT指令之后直到返回至RUN状态为止的时间。具有:计时计数器(TMR),其从初始值起开始计数;事件输入控制部(26),其检测对事件的发生进行通知的事件输入;EVTWAIT指令检测部(27),其根据事件输入,检测等候事件;状态控制部(30),其根据EVTWAIT指令,从RUN状态转变为WAIT状态,并且输出计数开始信号,随着检测出等候事件,从WAIT状态转变为RUN状态,并且输出计数结束信号;以及TMRCAP寄存器(23),其根据来自状态控制部(30)的计数结束信号的输出,取入并保持计时计数器(TMR)的计数值。

    处理器和管线处理方法
    2.
    发明公开

    公开(公告)号:CN113168328A

    公开(公告)日:2021-07-23

    申请号:CN201880099939.4

    申请日:2018-12-11

    Abstract: 本发明是一种处理器,该处理器进行管线处理,在该管线处理中,对多个线程进行处理,执行包括等待指令在内的与所述线程的线程编号对应的指令来并行地进行处理。管线处理部(1~4)具有获取部、解码部和运算执行部,其中所述获取部获取得到了执行权的所述线程的所述指令,所述解码部对由所述获取部所获取的指令进行解码,所述运算执行部执行由所述解码部解码后的指令。指令保持部(14‑0、14‑1)在得到了所述执行权的所述线程的所述等待指令的执行时,保持所述等待指令之后的下一个要处理的处理指令的指令获取的信息。执行线程选择部(5)根据等待指示来选择应执行的线程,在解除了从所述等待指令的执行时起的等待状态时,根据所述指令保持部所保持的所述处理指令的所述指令获取的信息而从所述处理指令的解码起执行。

    处理器和管线处理方法
    3.
    发明授权

    公开(公告)号:CN113168328B

    公开(公告)日:2024-01-26

    申请号:CN201880099939.4

    申请日:2018-12-11

    Abstract: 本发明是一种处理器,该处理器进行管线处理,在该管线处理中,对多个线程进行处理,执行包括等待指令在内的与所述线程的线程编号对应的指令来并行地进行处理。管线处理部(1~4)具有获取部、解码部和运算执行部,其中所述获取部获取得到了执行权的所述线程的所述指令,所述解码部对由所述获取部所获取的指令进行解码,所述运算执行部执行由所述解码部解码后的指令。指令保持部(14‑0、14‑1)在得到了所述执行权的所述线程的所述等待指令的执行时,保持所述等待指令之后的下一个要处理的处理指令的指令获取的信息。执行线程选择部(5)根据等待指示来选择应执行的线程,在解除了从所述等待指令的执行时起的等待状态时,根据所述指令保持部所保持的所述处理指令的所述指令获取的信息而从所述处理指令的解码起执行。

    处理器和事件处理方法
    4.
    发明公开

    公开(公告)号:CN114258516A

    公开(公告)日:2022-03-29

    申请号:CN201980099435.7

    申请日:2019-09-12

    Abstract: 提供处理器和事件处理方法,能够在不消耗外部计时器资源的情况下,实时地测量在执行EVTWAIT指令之后直到返回至RUN状态为止的时间。具有:计时计数器(TMR),其从初始值起开始计数;事件输入控制部(26),其检测对事件的发生进行通知的事件输入;EVTWAIT指令检测部(27),其根据事件输入,检测等候事件;状态控制部(30),其根据EVTWAIT指令,从RUN状态转变为WAIT状态,并且输出计数开始信号,随着检测出等候事件,从WAIT状态转变为RUN状态,并且输出计数结束信号;以及TMRCAP寄存器(23),其根据来自状态控制部(30)的计数结束信号的输出,取入并保持计时计数器(TMR)的计数值。

    微控制器单元
    5.
    发明授权

    公开(公告)号:CN105988400B

    公开(公告)日:2020-06-30

    申请号:CN201510944562.6

    申请日:2015-12-16

    Abstract: 一种微控制器单元,该微控制器单元包括:第一算术处理单元,该第一算术处理单元能够访问数据总线;第二算术处理单元,该第二算术处理单元包括能够访问数据总线的处理器,以及存储器,并且在连接至数据总线的外围电路之间执行数据传输处理;第一仲裁电路,该第一仲裁电路嵌入在第二算术处理单元中并且仲裁对数据总线的访问;和第二仲裁电路,该第二仲裁电路嵌入在第二算术处理单元中并且仲裁对存储器的访问,其中存储器存储与从外围电路发送的事件信号相关联的算术处理序列,并且,响应于事件信号的输入,处理器执行对应于该事件信号的算术处理序列。

    PWM信号生成器和具有其的开关电源装置

    公开(公告)号:CN106470025B

    公开(公告)日:2019-09-03

    申请号:CN201610671066.2

    申请日:2016-08-15

    Abstract: PWM信号生成器和具有其的开关电源装置。一种PWM信号生成器包括:延迟电路单元,其包括串联连接的多个延迟元件,所述多个延迟元件之中的最终级的延迟元件的输出端子和所述多个延迟元件之中的初级的延迟元件的输入端子彼此连接;选择器,其基于数字值,选择所述多个延迟元件的输出信号中的任一个;PWM信号输出单元,其基于所述选择器选择的所述输出信号来输出PWM信号;延迟量检测器,其检测由于所述延迟电路单元而导致的信号延迟量;以及数字值生成器,其通过基于所述延迟量检测器检测到的延迟量校正预定数据来生成所述数字值。

    PWM信号生成器和具有其的开关电源装置

    公开(公告)号:CN106470025A

    公开(公告)日:2017-03-01

    申请号:CN201610671066.2

    申请日:2016-08-15

    Abstract: PWM信号生成器和具有其的开关电源装置。一种PWM信号生成器包括:延迟电路单元,其包括串联连接的多个延迟元件,所述多个延迟元件之中的最终级的延迟元件的输出端子和所述多个延迟元件之中的初级的延迟元件的输入端子彼此连接;选择器,其基于数字值,选择所述多个延迟元件的输出信号中的任一个;PWM信号输出单元,其基于所述选择器选择的所述输出信号来输出PWM信号;延迟量检测器,其检测由于所述延迟电路单元而导致的信号延迟量;以及数字值生成器,其通过基于所述延迟量检测器检测到的延迟量校正预定数据来生成所述数字值。

    具有偶数相位延迟输出的环形振荡器

    公开(公告)号:CN106253897A

    公开(公告)日:2016-12-21

    申请号:CN201610392480.X

    申请日:2016-06-06

    CPC classification number: H03L7/099

    Abstract: 具有偶数相位延迟输出的环形振荡器。在许多应用中可用的环形振荡器具有偶数个等相移输出。在实施例中,将奇数个相位延迟电路中的两个调整为将振荡器链路的输出精确地减小1/n+1,其中n是环形振荡器中的延迟电路的偶数。可通过经增大切换延迟电路的晶体管尺寸或者数量改变电阻、通过电容的差或者通过改变另一参数来进行各个延迟电路的延迟的调整。通过在硅中实施而不需要额外外部电路组件,可通过控制电路做出系统时钟,并且可将系统时钟加至诸如PWM控制器这样的控制器。

    微控制器单元
    9.
    发明公开

    公开(公告)号:CN105988400A

    公开(公告)日:2016-10-05

    申请号:CN201510944562.6

    申请日:2015-12-16

    Abstract: 一种微控制器单元,该微控制器单元包括:第一算术处理单元,该第一算术处理单元能够访问数据总线;第二算术处理单元,该第二算术处理单元包括能够访问数据总线的处理器,以及存储器,并且在连接至数据总线的外围电路之间执行数据传输处理;第一仲裁电路,该第一仲裁电路嵌入在第二算术处理单元中并且仲裁对数据总线的访问;和第二仲裁电路,该第二仲裁电路嵌入在第二算术处理单元中并且仲裁对存储器的访问,其中存储器存储与从外围电路发送的事件信号相关联的算术处理序列,并且,响应于事件信号的输入,处理器执行对应于该事件信号的算术处理序列。

Patent Agency Ranking