公开(公告)号：CN109841595B

公开(公告)日：2023-09-12

申请号：CN201811432240.3

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 宋正宇 ,  金光敏 ,  李俊镐 ,  姜赫镇 ,  金容宽 ,  韩相然 ,  朴世根

IPC: H01L23/538 ,  H01L21/768 ,  H01L21/762

Abstract: 提供了一种半导体存储器件和制造其的方法。该半导体存储器件可以包括：第一杂质掺杂区和第二杂质掺杂区，在半导体衬底中彼此间隔开；位线，电连接到第一杂质掺杂区并跨越半导体衬底；存储节点接触，电连接到第二杂质掺杂区；第一间隔物和第二间隔物，设置在位线与存储节点接触之间；以及气隙区，设置在第一间隔物与第二间隔物之间。第一间隔物可以覆盖位线的侧壁，第二间隔物可以与存储节点接触相邻。第一间隔物的顶端可以具有比第二间隔物的顶端的高度高的高度。

公开(公告)号：CN109841595A

公开(公告)日：2019-06-04

申请号：CN201811432240.3

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 宋正宇 ,  金光敏 ,  李俊镐 ,  姜赫镇 ,  金容宽 ,  韩相然 ,  朴世根

IPC: H01L23/538 ,  H01L21/768 ,  H01L21/762

Abstract: 提供了一种半导体存储器件和制造其的方法。该半导体存储器件可以包括：第一杂质掺杂区和第二杂质掺杂区，在半导体衬底中彼此间隔开；位线，电连接到第一杂质掺杂区并跨越半导体衬底；存储节点接触，电连接到第二杂质掺杂区；第一间隔物和第二间隔物，设置在位线与存储节点接触之间；以及气隙区，设置在第一间隔物与第二间隔物之间。第一间隔物可以覆盖位线的侧壁，第二间隔物可以与存储节点接触相邻。第一间隔物的顶端可以具有比第二间隔物的顶端的高度高的高度。

公开(公告)号：CN1574340A

公开(公告)日：2005-02-02

申请号：CN200410061646.7

申请日：2004-06-24

Applicant: 三星电子株式会社

Inventor： 赵太熙 ,  金善俊 ,  边光宣 ,  慎惠苑 ,  姜赫镇

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5258 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 设置一种集成电路器件，包括一集成电路基片和在集成电路基片上的间隔开的第一至第四下部互连。该第三和第四间隔开的下部互连平行于第一和第二下部互连。在第一和第二下部互连之间的第一和第二下部互连上设置第一熔丝，并电耦合到第一和第二下部互连。该第二熔丝间隔开第一熔丝设置，并设置在第三和第四下部互连上。该第二熔丝处在第三和第四下部互连之间，并被电耦合到第三和第四下部互连。同时也提供了制造集成电路器件的相关方法。

公开(公告)号：CN116471834A

公开(公告)日：2023-07-21

申请号：CN202310002803.X

申请日：2023-01-03

Applicant: 三星电子株式会社

Inventor： 申讃优 ,  姜赫镇 ,  李东焕 ,  李全一 ,  金珉宇 ,  宋正宇

IPC: H10B12/00

Abstract: 提供半导体装置。所述半导体装置包括：位线结构，在基底上；下接触塞，在基底的与位线结构邻近的部分上；上接触塞，包括下接触塞上的第一金属图案和接触第一金属图案的上表面和上侧壁的第二金属图案；以及电容器，在上接触塞上。第一金属图案的上表面相对于基底的上表面在位线结构的上表面上方。

公开(公告)号：CN116419564A

公开(公告)日：2023-07-11

申请号：CN202310007877.2

申请日：2023-01-04

Applicant: 三星电子株式会社

Inventor： 李东焕 ,  姜赫镇 ,  申赞优 ,  金珉宇 ,  宋正宇

IPC: H10B12/00 ,  H01L23/488

Abstract: 提供了一种半导体存储器件。该半导体存储器件包括：在基板上的导电线、沿导电线的上表面延伸的盖图案、沿导电线的侧表面和盖图案的侧表面延伸的间隔物结构、在间隔物结构的侧表面上的电连接到基板的掩埋接触、沿掩埋接触和间隔物结构延伸的阻挡导电膜、以及在阻挡导电膜和盖图案上的电连接到掩埋接触的着落焊盘，其中间隔物结构的上部包括低于或等于盖图案的最上表面的间隔物凹槽，阻挡导电膜沿间隔物凹槽延伸并且不覆盖盖图案的最上表面。

公开(公告)号：CN100361300C

公开(公告)日：2008-01-09

申请号：CN200410061646.7

申请日：2004-06-24

Applicant: 三星电子株式会社

Inventor： 赵太熙 ,  金善俊 ,  边光宣 ,  慎惠苑 ,  姜赫镇

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5258 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 设置一种集成电路器件，包括一集成电路基片和在集成电路基片上的间隔开的第一至第四下部互连。该第三和第四间隔开的下部互连平行于第一和第二下部互连。在第一和第二下部互连之间的第一和第二下部互连上设置第一熔丝，并电耦合到第一和第二下部互连。该第二熔丝间隔开第一熔丝设置，并设置在第三和第四下部互连上。该第二熔丝处在第三和第四下部互连之间，并被电耦合到第三和第四下部互连。同时也提供了制造集成电路器件的相关方法。