公开(公告)号：CN118507483A

公开(公告)日：2024-08-16

申请号：CN202410069056.6

申请日：2024-01-17

Applicant: 三星电子株式会社

Inventor： 李珍雨 ,  崔虎浚 ,  金秀泰

IPC: H01L27/07 ,  H01L21/8249

Abstract: 本公开涉及一种集成电路元件及一种集成电路元件的制造方法。集成电路元件可包括：衬底，其包括第一区和第二区；第一元件，其在衬底的第一区中并且被配置为产生水平方向上的电场；以及第二元件，其衬底的第二区中并且被配置为产生竖直方向上的电场，其中，衬底的第二区的厚度比第一区的厚度更厚。

公开(公告)号：CN109712974B

公开(公告)日：2024-05-03

申请号：CN201810907064.8

申请日：2018-08-10

Applicant: 三星电子株式会社

Inventor： 吴寅旭 ,  金东铉 ,  金柄成 ,  朴晟根 ,  崔虎浚

IPC: H01L27/088

Abstract: 提供了一种产生布局的方法和利用其制造半导体装置的方法，所述产生布局的方法包括：接收包括有源鳍的半导体装置的设计布局；从设计布局中提取有源鳍的设计规则；形成与有源鳍叠置的鳍线，使得鳍线具有比有源鳍的长度大的长度，其中，鳍线从与半导体装置的布局区域的一个边缘邻近的位置朝向另一边缘连续地延伸，并且形成在半导体装置的整个布局区域中；利用鳍线在半导体装置的整个布局区域中形成芯轴图案布局；利用有源鳍在半导体装置的整个布局区域中形成切割图案布局。

公开(公告)号：CN119277788A

公开(公告)日：2025-01-07

申请号：CN202410900306.6

申请日：2024-07-05

Applicant: 三星电子株式会社

Inventor： 李珍雨 ,  崔虎浚 ,  金秀泰 ,  金慧林 ,  崔胜

IPC: H10B41/35 ,  H10B41/41 ,  H10B43/35 ,  H10B43/27

Abstract: 一种半导体装置包括：多个有源图案，其分别在衬底上沿第一方向延伸；分离图案，其在衬底上沿第二方向延伸，并将多个有源图案中的每一个分成第一有源图案和第二有源图案，分离图案包括第一分离图案和第二分离图案，第二分离图案从第一分离图案在第一方向上移位以在第二方向上与第一分离图案部分地重叠；第一伪栅极结构和第二伪栅极结构，第一伪栅极结构和第二伪栅极结构分别在分离图案的第一侧和第二侧，并分别沿第一有源图案和第二有源图案的相应端部在第二方向上延伸；以及多个第一栅极结构和多个第二栅极结构，多个第一栅极结构和多个第二栅极结构分别与第一有源图案和第二有源图案的部分交叉，并在第二方向上延伸。

公开(公告)号：CN115207120A

公开(公告)日：2022-10-18

申请号：CN202210150941.8

申请日：2022-02-18

Applicant: 三星电子株式会社

Inventor： 崔虎浚 ,  金志成 ,  吴旼哲 ,  金基一

IPC: H01L29/78 ,  H01L29/423

Abstract: 提供一种能够提高电特性和集成密度的半导体器件。该半导体器件包括：有源图案，从衬底突出，该有源图案包括在第一方向上延伸且在第二方向上彼此相对的长侧壁；下外延图案，位于衬底上，并覆盖有源图案的一部分；栅电极，位于下外延图案上，并沿有源图案的长侧壁延伸；以及上外延图案，位于有源图案上，并连接至有源图案的上表面。有源图案包括与有源图案的长侧壁连接的短侧壁，并且有源图案的短侧壁中的至少一个具有弯曲表面。

公开(公告)号：CN109712974A

公开(公告)日：2019-05-03

申请号：CN201810907064.8

申请日：2018-08-10

Applicant: 三星电子株式会社

Inventor： 吴寅旭 ,  金东铉 ,  金柄成 ,  朴晟根 ,  崔虎浚

IPC: H01L27/088

Abstract: 提供了一种产生布局的方法和利用其制造半导体装置的方法，所述产生布局的方法包括：接收包括有源鳍的半导体装置的设计布局；从设计布局中提取有源鳍的设计规则；形成与有源鳍叠置的鳍线，使得鳍线具有比有源鳍的长度大的长度，其中，鳍线从与半导体装置的布局区域的一个边缘邻近的位置朝向另一边缘连续地延伸，并且形成在半导体装置的整个布局区域中；利用鳍线在半导体装置的整个布局区域中形成芯轴图案布局；利用有源鳍在半导体装置的整个布局区域中形成切割图案布局。